‘壹’ 用quartus编译verilog时卡在2%不动了（几个小时还不动），最后出现了
tools-MegaWizard Plugin Manager-Next-Arithmetic-LPM_DIVIDE设置好以后，生成，会有几个文件产生，打开*.v或者*.vhd，里面就有除法器的定义，在主文件中调用即可。
‘贰’ quartus II编译问题
quartus II 这种编译软件有时候也是找不出错来的，你得细心点，看看标点符号什么的没错有时候也会有警告的，重新编译一下
‘叁’ Quartus II 9.0编译错误，求解决。。
第一条是没有找到所需要的初始化文件或者已经编译生成的HEX文件，如果有其他编译软件的话，请在编译时，生成HEX文件前打钩
第二条也许是always的敏感变量出现问题，没有给出程序一时无法解决
一共两条错误，后面的是warning，可以不予理睬
‘肆’ QUARTUS编译出现问题
我用Quartus II很长时间了，破解时限通常都是十几年，所以不是这个问题。
通常情况下是由于你没破解好，破解包的版本要与软件版本相匹配，你可以重新找个破解包试试
‘伍’ quartus ii编译到11%是就一直停在哪儿，没有错误，但就是停滞在哪儿，为什么
可能是碰到BUG了。
或者是内存不足。
建议你先用MODELSIM SYNPLIFY之类的软件先把BUG改掉再用QII编译一下试试。
‘陆’ Quartus II 9.0 编译出现以下问题,应该怎么办
破解不完全，遇到过相同问题，解决方法1：把破解器放到32位bin文件夹下破解，解决方法2：网卡号有几个就复制几个粘贴到lisense.DAT上去，解决方法3：要注意要修改的XXXXXXXXX有两处，而不是一处。基本就这几种情况了，你可以同时用这三种方法，一定就能解决了。64位机是能用32位程序的，所以这个不是问题。
‘柒’ 用quartus编译vhdl时卡在2%不动了。。。求教啊~~~~~~~~~~~急
代码贴出来就清楚了。初步怀疑是用了大量的for循环之类的逻辑。
‘捌’ QuartusII9.0仿真，为什么仿真到49%就不动了，程序编译没有问题呀
这个看你的程序咯，有的程序仿真的计算量也是非常大的，1ms就算长了，你仿真的时候有没有看到电脑风扇在拼命散热，查看CPU频率已经占很高了
‘玖’ 用quartus软件编译不成功，请问哪错了
你port里面对x和y的定义，in和std_logic_vector还有out和std_logic_vector之间没有空格，这合一起怎么能对呢。。
然后你后面process里面8和downto还有15和downto之间也没有空格，这样不行的