quartus全编译按钮

1. quartus9 怎么编辑波形，本人新手

首先，将你的电路文件（.bdf或者.v，.vhd等）全编译。然后在工程下建立一个波形文件.vwf。然后打开它，双稿桥击左边的空白栏（带有Name的那部分消肆），点Node Finder按钮，Filter选项改成Pins-all，注意Look in里要是你现在正在处理的工程，然后点击List按钮，就会出现一堆输入（input）输出端（output）或者双向端口，全部选定键桥猛后点击按钮把它们从左边复制到右边，点击OK。就可以看到.vwf里出现了很多的端口信号，他们统一被设成了低电平，如果要改变可以利用左边的一系列按钮，其中有置高电平的，有设置周期信号的，等等，这个自己研究一下就明白了。希望能帮到你~欢迎追问~

2. 求quartus2的详细使用方法

Quartus II 的使用 2
1 工程建立 2
2 原理图的输入 5
3 文本编辑 （verilog） 15
4 波形仿真 16

Quartus II 的使用
在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。

图 1.1 Quartus II 管理器
1.1 工程建立
使用 New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。 还可以指定要在工程中使用的设计文件、其它源文件、用户库和 EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：
（1） 选择File菜单下New Project Wizard ，如图1.2所示。

图 1.2 建立项目的屏幕
（2） 输入工作目录和项目名称，如图1.3所示。可以直接选择Finish，以下的设置过程可以在设计过程中完成。

图 1.3 项目目录和名称

（3） 加入已链燃和有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。

图 1.4 加入设计文件
（4） 选择设计器件，如图1.5所示。

图 1.5 选择器件
（5） 选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。

图 1.6 选择EDA 工具
（6） 建立项目完成，显示项目概要，如图1.7所示。

图 1.7 项目概要

1.2 原理图的输入
原理图输入的操作步骤如下：
（1） 选择File 菜单下 New ，新建图表/原理图文件，如图1.8
所示。

图 1.8 新建原理图文件
（2） 在图1.9的空白处双击，屏幕如图1.10所示：
（3） 在图1.10的Symbol Name 输入编辑框中键入dff后，单击
ok按钮。此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图 1.11）单击鼠标左键，使其固定；
（4） 重复（2）、（3）步骤，给图中放一个input、not、output
符号，如图1.11所示；在图1.11中，将光标移到右侧input右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；

图1.9 空白的图形编辑器

图1.10 选择元件符号的屏幕

图1.11 放置所有元件符号的屏幕
（5） 重复（4）的方法将DFF和output连起来，完成所有的连
线电路如图1.12所示；
（6） 在图1.12中，双击input_name使其衬低段宴变黑后，再键入
clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。
（7） 在图1.13中单击保存按钮 ，以默认的try1 文件名保存，
文件后缀为bdf。

图1.12 完成连线后的屏幕

图1.13 完成全部连接线的屏幕
（8） 在图1.8中，单击编译器快捷方式按钮 ，完成编棚盯译后，弹
出菜单报告错误和警告数目，并生成编译报告如图1.14所示；

图1.14 完成编译的屏幕
（9） 若需指定器件，选择Assignments菜单下Device选项，屏
幕如图1.15所示；

图1.15 器件设置
（10） 完成如图1.15所示的选择后，单击OK按钮回到工作
环境；
（11） 根据硬件接口设计，对芯片管脚进行绑定。选择
Assignments菜单下Pins选项；
（12） 双击对应管脚后Location空白框，出现下拉菜单中选
择要绑定的管脚，如图1.16所示；

图1.16 管脚指定
（13） 在图1.16中完成所有管脚的分配，并把没有用到的引
脚设置为As input tri-stated, Assignments—Device—Device and Pin Options –Unused Pins，然后重新编译项目；
（14） 对目标版适配下载，（此处认为实验板已安装妥当，有
关安装方法见实验板详细说明）单击 按钮，屏幕显示如图1.17所示；

图1.18 适配下载界面
（15） 选择Hardware Setup ，如图1.19所示；

图1.19 下载硬件设置
（16） 在图1.19中选择添加硬件ByteBlasteMV or ByteBlaster II，如图1.20所示；

图1.20 添加下载硬件
（17） 可以根据需要添加多种硬件于硬件列表中，双击可选列表中需要的一种，使其出现在当前选择硬件栏中（本实验板采用ByteBlaster II 下载硬件），如图1.21所示；

图1.21 选择当前下载硬件
（18） 选择下载模式，本实验板可采用两种配置方式，AS模式对配置芯片下载，可以掉电保持，而JTGA模式对FPGA下载，掉电后FPGA信息丢失，每次上电都需要重新配置，如图1.22所示；

图1.22 选择下载模式
（19） 选择下载文件和器件，JTAG 模式使用后缀为sof 的文
件，AS模式使用后缀为pof的文件，选择需要进行的操作，分别如图1.23，图1.24所示；使用AS模式时，还要设置Assignments 菜单下Device，如图1.25，选择图1.25中Device & Pin Options，如图1.26，选择使用的配置芯片，编译；

图1.23 JTAG下载模式

图1.24 AS下载模式

图1.25 器件选项

图1.25 配置芯片选择
（20） 点击Start按键，开始下载。
1.3 文本编辑 （verilog）
这一节中将向读者简单介绍如何使用Quartus II软件进行文本编辑。
文本编辑（verilog）的操作如下：
（1） 建立我们的project2项目如下图：

图1.26 建立项目project2
（2） 在软件主窗口单击File菜单后，单击New选项，选择Verilog HDL File选项，如图1.27所示：

图1.27 新建Verilog HDL文件
（3） 单击OK进入空白的文本编辑区，进行文本编辑，本节列举一个D触发器的例子，其完成后的屏幕如图1.28所示；

图1.28 完成编辑后的屏幕
（4） V文件名必须与模块面相同，将dff1.v文件设置为顶层文
件，Project—Set as Top-level Entity
（5） 完成编辑后的步骤与完成原理图编辑的步骤相同，请参考
1.1节有关内容。
（6） 利用v文件生成原理图模块。在v文件编辑界面中，
File—Creat/Update—Creat Symbol Files for Curent File.
1.4 波形仿真
下面以1.2节中project2为例，介绍使用Quartus II 软件自带的仿真器进行波形仿真的步骤。
（1） 打开project2 项目，新建波形仿真文件，如图1.29；

图1.29 新建矢量波形文件
（2） 在建立的波形文件左侧一栏中，点击鼠标右键，在弹出菜单中选择 Insert Node or Bus，如图1.30所示；

图1.29 矢量波形文件节点加入
（3） 在出现的图1.30中，选择Node Finder，将打开Node Finder 对话框，本试验对输入输出的管脚信号进行仿真，所以在Filter 中选择 Pins：all，点击List 按钮，如图1.31所示；

图1.30 节点加入工具框

图1.31 Node Finder 对话框
（4） 在图1.31左栏中选择需要进行仿真的端口通过中间的按钮加入到右栏中，点击OK，端口加入到波形文件中，如图1.32；

图1.32 加入仿真节点后的波形图
（5） 在图1.32中，选择一段波形，通过左边的设置工具条，给出需要的值，设置完成激励波形，保存后如图1.33所示；

图1.33 设置好激励波形的波形文件
（6） 设置为功能仿真：Assignment—Timing Analysis Settings--
Simulator Settings—Simulation mode 选择Functional, 生成网络表Processing—Generate Functional Simulation Netlist；
（7） 点击快捷按钮 ，开始仿真，完成后得到波形如图1.34所示，根据分析，功能符合设计要求。

图1.33 波形仿真结果

3. 你好！我电脑是window7系统，安装Quartus.II.v10.0而且破解也成功了！可是不能编译程序！编译按钮是灰色的

肯定没建工程，或者工程文件与顶层文件名字不同，我就出现这样情况。

4. 在WIN7下安装的QUARTUS ii9.1，为什么编译之类的按钮都是暗色的，不能用，是不是安装有问题啊

我在WIN7下安装的更低版本Quartus都没有问题，所以不应该是兼谨碧陵容问题。

按钮都是灰色的，是因为你第一步没有新建工程吧？

如图所示，先File-NewProjectWizard新建工程祥戚，然后再新建原理图或者VHDL文件后慧友，那些按钮就不是灰色的了。

5. Quartus II中的完全编译包括几个环节每个环节分别完成什么功能

直接全编译(Ctrl + L)就知道有哪些环节了
分析和综合:这里主要是检查每个源文件的语法错误,生成门级代码,模块之间的错误可能检查不出来;
布局和布线:针对不同的器件进行优化,布局布线,这是关键步骤
汇编:产生编程文件,简单的fpga工程就完了
完整的步骤还有时序约束,约束完再编译,查看时序分析是否满足条件,再修改,这是一个反复的过程,如果要用第三方的工具进行仿真还需要单独生成对应的时序网表,包括一下仿真模型,延时输出文件等

6. quartus II 全编译出现严重警告

quartus II 全编译出现严重警告按以下方式解决：散仔

首先看命令 derive_clock_uncertainty 的帆掘饥帮助，再根据自己的问题在态返*.sdc文件中加入

set_clock_uncertainty-setup -rise_from Clock -rise_to Clock 0.150

set_clock_uncertainty-hold -rise_from Clock -rise_to Clock 0.150

保存，重新编译。严重警告就消失了。

7. quartus II的编译器窗口在哪里

quartusII的编译器窗口的打宽返开方式如下：
1、点击主菜慎芦饥哗运单的VIEW
在VIEW里找到utilitywindows
2、utilitywindows里面找到projectnavigator(工程文件)andstatus(编译状态)就可以打开了。

8. quartus ii 9.1中，怎么设置单独对某个文件进行编译

1.如果只是想检测语法错误，编辑框晌携左陪册边的工具按钮中有一个叫analog
current
file的按钮，用于检测当前打开的文件语法错误
2.建议你一个文件一个文件的完成，quartus每次综合都是将所有的芦谨宏源文件都编译一次，不管是否调用过

9. 在Quartus2下编译程序的具体操作步骤是什么，求各位懂的大神们指导一下

1.建立工程file -> new project wizard
2.建立文件file -> new -> verilog hdl或者vhdl，对想要编译文件，在project navigator中选择set as top-level entity，然后选择start analysis & synthesis(两个小箭头的图标)
3.建立仿真文件 file -> new -> vector waveform file ，添加要仿真的变量,保存（一定要手动保存），然后在主界面的Assignments -> settings 中的simulator settings中选择 simulation mode为Functional(一般默认为timing,一定要改掉)，simulator input中先把刚刚建立好的仿真文件.vwf
4.仿真步骤：主界面Processing -> generate functional simulation netlist，然后点击start simulation（蓝色箭头图标）

10. quartus 2为什么我的一个工程关闭后再次打开就不能重新编译了

你要新建一个工程(.qpf)，在这个工程里面建立.v或者.vhd文件，进行编写，然后编译。下次想接着编写和编译，必须首先打开该工程(.qpf)，然后再打开需要编译的文件。工程文件和设计文件(代码)必须在一个目录下。