hdl综合器与c编译器的区别

① 说明高级语言编译器和EDA综合器的区别

高级语言编译器和EDA综合器的区别如下
1、DA是电子设计自动化缩写,是九十年代初从CAD计算机辅助设计、CAM计算机辅助制造、CAT计算机辅助测试和CAE计算机辅助工程的概念发展而来的。EDA技术是以计算机为工具,根据硬件描述语言完成的设计文件,自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
2、高级语言编译器是指把用高级程序设计语言书写的源程序，翻译成等价的机器语言格式目标程序的翻译程序。编译程序属于采用生成性实现途径实现的翻译程序。其以高级程序设计语言书写的源程序作为输入，而以汇编语言或机器语言表示的目标程序作为输出。编译出的目标程序通常还要经历运行阶段，以便在运行程序的支持下运行，加工初始数据，算出所需的计算结果。以上就是说明高级语言编译器和EDA综合器的区别。

② 硬件描述语言(HDL)的搅局者-Chisel

Chisel是芯片设计领域的一种新硬件描述语言，旨在提升数字电路设计的灵活性和重用性。以下是关于Chisel的详细解答：

• 定义与背景：Chisel全称为Constructing Hardware In a Scala Embedded Language，由UC Berkeley的研究人员在DAC会议上提出。它是一个基于Scala的DSL，专门用于数字电路设计。

• 核心特点：

  • 融合Scala：将硬件构造原语融入Scala，使设计师能够利用现代编程语言构建复杂电路。
  • 可综合Verilog代码：Chisel生成的可综合Verilog代码支持高级电路生成和设计重用，如标准库中的FIFO队列和仲裁器。
  • 强大的库支持：提供数据集合等库支持，方便设计师进行电路设计。
  • 严格的类型系统：有助于早期发现错误，提高设计的可靠性。
  • 面向对象和函数式编程：提升抽象层次和控制精度，使电路设计更加灵活和高效。

• 工作流程：

  1. 代码转化：Chisel编译器将代码转化为抽象语法树。
  2. Firrtl代码生成：Firrtl编译器处理AST生成Firrtl代码。
  3. Verilog转换：Firrtl编译器将Firrtl代码转换为Verilog，以便进行后续的电路仿真和合成。

• 应用与挑战：

  • 应用：Chisel在RISCV领域有所应用，如香山开源处理器。
  • 挑战：
  • 学习曲线：基于Scala的Chisel需要学习者具备相关编程基础，对非专业电路设计者来说有一定的难度。
  • 命名混乱：Chisel到Verilog的转换可能导致命名混乱，影响问题追踪和代码覆盖率。
  • EDA工具支持：主流EDA工具如VCS等目前还不支持Chisel。
  • 构建工具需求：sbt构建工具的性能和硬件需求较高，可能需要特定环境支持。

• 最新开源地址：Chisel3的最新开源地址为github.com/freechipspro…。