pcb编译报错

① altium designer PCB编译时出现Duplicate Net Names Bus Slice 错误 什么意思

是在层次原理图中遇到的问题
D[0..15]与D[15..0]有区别，如果你在另外一张原理图中的数据线是8位的即D[0..7],则在生成的PCB是8...15，而不是想要的0...7
3.如果地址总线写的是A[0..23]，只需要A1，A2，A3三根地址线的地方不能写成A[1..3],即使A0不用，但在Bus处要写成A[0..3]。

② ALTIUM DESIGNER 我自制元器件，然后导入PCB的时候。编译没有错误，但是原理图画好了，导出PCB，总是有错误

1.原理图编译之前要给所有元件编号。方法：Tolls ->annotate schematics->update changes list->accept changes->->valadate changes->excute changes
2.原理图里面的所以元器件必须有对应的封装，双击原理图中的元器件没有PCB封装预览就无法成功导入。可以手动添加，方法是：双击元件->Edit->browse->libararies（在其中选择你要添加的封装所在的库）->点击所需封装，->OK。

③ altium designer生成PCB时生效更改出现错误怎么办求解决啊

出现这种情况，说明你的原理图没有正确导入pcb中。可能原因有很多，比如：封装没有，NET没有连上。。。但是都和原理图有关系，你可以先检查下原理图的DRC，会提示你错误在哪里，再一个个修改。

④ 求助各位altium designer的高手，原理图导入PCB后，由于芯片引脚太小总是报错（变绿）怎么办

PCB软件全部查询语句选项下方最小间隔改为6mil即可，具体操作如下：

1、打开altium designer设计图，如下图所示最小间隔为5mil。

⑤ Altium designer在生成PCB的时候出现错误，但是原理图编译没有错，怎么办

可能是元件的封装问题，有一次我画单片机电路图，封装库没添加进去，就是这效果的

⑥ Altium Designer 画PCB封装编译报错

可能是引脚属性设置不正确
电源 输入 输出 positive

⑦ Altium Designer画的原理图编译显示错误

这个问题很简单
，也是很多初学的人遇到的常见的问题，原因是altium
designer是以工程文件为单位来编译的，画图的时候你必须首先先新建一个工程文件，再在工程文件下面新建你要的原理图或pcb文件就可以了，你先试试看。

⑧ altium designer 原理图编译生成PCB时，显示错误：class already exists 如何解决

GridView本身没有这样的功能的，可以用这样的一个办法解决：用一个fix绝对定位的的div，刚好盖住表头，如果表头还有白地方，那又要用js实时改变div离顶部距离，至于双击，用js容易实现，重点是变成不固定表头时，垂直滚动条要跑到顶部，才可以给出一种真实的效果！

⑨ AD15 PCB编译时出现错误 请大神解释一下啊

这个是由于，你新添加的器件，在原有的pcb中是没有的，所以它在检查时会报说不认识这个管脚什么的。等你最终更新后，这个管脚它就会识别了，会在done里显示它已经更新成功。除非done里也显示错误，才是真的错误，找不到它。你试试看，是不是这个现象？你一个问题问了两遍？？

⑩ ad怎么pcb封装成功后为什么编译时显示不出来

pcb封装成功后编译时显示不出来，可能有以下情况：
可以全局浏览一下 再看看你的封装对不对，看看是不是参考点没有设置好，超出显示范围了，建议设置到到1脚或中心：怀疑封装的原点没有设置到中心上。
Altium Designer编译常见错误
[Error] Compiler Duplicate Component Designators C19 at 668,972 and 795,650

元器件标号重复，这里给出了元器件标号和坐标
Compiler Floating Power Object GND
悬浮的电源接地元件
出现此类警告的原因：在POWER.SCH文件中电源标号Global Power-Object 3.3V和端口port重复定义.
解决的办法：对 POWER.SCH文件中去掉多余的电源标号Global Power-Object 3.3V。

Compiler Net AA10 has no driving source (Pin U11-A20,Pin U14-26)
输入型引脚未连接或没有信号出入
解法一：你使用的元件对应的引脚是输入的，可以改变原理图中对应元器件的引脚属性解决。
解答二：在protel中,软件会检查你的输入管脚有没有连,这样的好处是提醒画图的人还有输入管脚悬空的,我们知道,在电路系统中,大部分输入管脚是不允许悬空的.所以建议画图的人在做原理图库的时候尽量把元件管脚的属性加上,这样可以不让自己出错.如果有输入哪个管脚必须悬空的话,可以在上面添加忽略ERC检查.这样编译的时候就没有警告了!
解答三：在做元件封装的时候，管脚的electrical type有很多选择，一般情况下，选择passive就没事了

Compiler Off sheet Pin -3 at 1594,608
原理图图纸小了，换大一点的错误就会消失

Compiler Extra Pin U31-1 in Normal of part U31A
貌似是封装不可用，重新加载一下PCB封装

悬浮的网络标号
某个网络标签没有放置好还在漂浮(应该连接在导线或者引脚上面). 在放置网络标签时,当光标捕捉到导线时,光标上显示红色星行标签,此时单击鼠标放置.
在引脚放置忽略标记