vhdl实用教程pdf

Ⅰ 学习VHDL有哪些比较好的书籍

1、VHDL硬件描述语言与数字逻辑电路设计(修订版), 西电出版社, 候伯亨。

2、VHDL实用教程,电子科大出版社, 潘松。

3、VHDL与数字电路设计, 科学出版社, 卢毅

4、VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任。

Ⅱ 跪求如何做 基于VHDL语言的循环码编解码器的设计怎么弄····

要学vhdl的话，还是先看vhdl的教程吧，教材随便找一本，我这有VHDl实用教程(潘松_王国栋_编着)的电子书。我可以发给你邮箱。现在手头没有，明天可以发。。。。，

软件肯定是仿真用modelsim了，现在版本6.7了吧，在官网就能下载到，我这只有6.3和6.5的crack。网上找一下教程还是很多的。需要的话可以给我回邮件。
网址：http://model.com/content/modelsim-se-high-performance-simulation-and-debug
安装后需要破解，修改环境变量等等，按照crack的read me做就好。
使用教程也比较多其实总共也没几个步骤：
1 新建一个目录，在该目录下添加源代码。
2 打开modelsim file--》change directory ，改到新建的文件夹
3 建工作库：vlib work
4 编译 vcom
5 仿真 vsim
6 添加波形 addwave
7 运行 run 2000 ns
就这几步 很简单

Ⅲ EDA技术与VHDL的介绍

《EDA技术与VHDL》主要内容有Altera公司可编程器件及器件的选用、QuartusⅡ开发工具的使用；VHDL硬件描述语言及丰富的数字电路和电子数字系统EDA设计实例。《EDA技术与VHDL》在取材和编排上，循序渐进，并注重理论联系实际。全书共分为9章：前3章阐述了Altera公司可编程器件CPLD和FPGA芯片的结构及特点，以及EDA技术设计与开发过程；第4、5章详尽介绍了VHDL的基本语言和实用技术，以及QuartusⅡ开发工具的使用；第6、7章列举大量设计实例来介绍典型数字系统的设计方法，帮助读者很好地掌握EDA的开发设计方法；第8章通过介绍GW48-PK2/CK实验与开发系统的使用方法，使读者了解VHDL逻辑设计所必需的硬件仿真和实验验证的方法与过程；第9章列出的实验程序均在QuartusⅡ开发环境下通过了仿真，并在GW48-PK2/CK实验与开发系统上通过了硬件测试，所选实例对大部分实验现象和结果进行了详细分析。《EDA技术与VHDL》实用性、应用性强，适合作为高职高专类院校的专业教材，也可供有关专业人员参考。

Ⅳ EDA VHDL

FPGA应用开发入门与典型实例 华清远见嵌入式培训中心编着；
VHDL与可编程逻辑器件应用 孙延鹏, 张芝贤, 尹常永编着 ；
数字电路EDA入门：VHDL程序实例集 张亦华，延明编着 ；
VHDL程序设计教程 邢建平，曾繁泰着

Ⅳ VHDL语言的教材哪个版本介绍的比较详细

《VHDL数字电路设计教程》巴西人 Volnei A Pedroni写的，乔庐峰、王志功 翻译的，绝对是一本经典教材

Ⅵ VHDL与硬件设计基础

我发现一本书特别适合你的，就是清华大学出版社出版的一本《数字电路与逻辑设计》，你去书店找一下，好像书皮是深蓝色的。那本书前半部分是讲数字电路的，后半部分是讲VHDL语言的。我个人认为是最适合你的了，如果我是你的话，我会用那本书的。

Ⅶ 求VHDL及Quartus II的入门教材

你什么时候毕业呀，这才开始学VHDL呢？VHDL不是一门很容易学会的语言，两三个月学会你就是天才了！要找资料网上很多的讲的都大同小异，推荐你一本《VHDL实用教程[完整版]_潘松》，网络文库里就能搜得到。

Ⅷ 推荐一本适合自学的EDA教材

全名：VHDL实用教程
作 者: 潘松
装 桢:
精装
开 本:
787*1092 1/16
出版社:
电子科技大学出版社
出版日期: 2000-03-01
ISBN: 781065290
蔚蓝编号: 20704

-------------
图书简介： 本书比较系统地介绍了VHDL的基本语言现象和实用技术。全书以实用和可操作为基点，介绍了VHDL基于EDA技术的理论与实践方面的知识。包括VHDL语句语法基础知识（第1章～第8章）、VHDL综合和可综合的VHDL程序设计技术（第9章）、VHDL基本设计和实用设计（第10、11章）、多种常用的支持VHDL的EDA软件使用（第12章）、VHDL数字系统设计实践（第13章）和实用系统的VHDL综合应用（第14章）。全书列举了大量VHDL设计示例，其中大部分经第12章介绍的VHDL综合器编译通过；第13章的程序绝大部分都通过了附录介绍的EDA实验系统上的硬件测试，可直接使用。书中还附有大量程序设计和实验、实践方面的习题。 本书可作为高等院校的电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号处理、图像处理等学科领域和专业的高年级本科生或研究生的VHDL或EDA技术课程的教材及实验指导，也可作为相关专业技术人员的自学参考书。

Ⅸ VHDL数字时钟完整程序代码（要求要有元件例化，并且有按键消抖），谢谢啦啦啦啦

图11
程序如下：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity xuan21 is
Port ( alarm,a,b: in std_logic;
y:out std_logic);
end xuan21 ;

architecture one of xuan21 is
begin
process(alarm,a,b)
begin
if alarm='0' then y<=a;else y<=b;
end if;
end process;
end one;
仿真波形如下图12：

图12
（2）三位二选一：
模块图如图13。用以进行正常计时时间与闹铃时间显示的选择，alarm输入为按键。当alarm按键未曾按下时二选一选择器会选择输出显示正常的计时结果，否则当alarm按键按下时选择器将选择输出显示闹铃时间显示。

图13
程序如下：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity x213 is
Port ( alarm : in std_logic;
y:out std_logic_vector(3 downto 0);
a,b: in std_logic_vector(3 downto 0));

end x213;

architecture one of x213 is
begin
process(alarm,a,b)
begin
if alarm='0' then y<=a;else y<=b;
end if;
end process;
end one;
仿真结果如下图14：

图14
8、整点报时及闹时：
模块图如图15。在59分51秒、53秒、55秒、57秒给扬声器赋以低音512Hz信号,在59分59秒给扬声器赋以高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。当系统时间与闹铃时间相同时给扬声器赋以高音1024Hz信号。闹时时间为一分钟。

图15
程序如下：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity voice is
Port ( hou1,huo0,min1,min0,sec1,sec0,hh,hl,mh,ml: std_logic_vector(3 downto 0);
in_1000,in_500:in std_logic;
q : out std_logic);
end voice;

architecture one of voice is
begin
process(min1,min0,sec1,sec0)
begin
if min1="0101" and min0="1001" and sec1="0101" then
if sec0="0001" or sec0="0011" or sec0="0101" or sec0="0111"
then q<=in_500;
elsif sec1="0101" and sec0="1001" then q<=in_1000;
else q<='0';
end if;
else q<='0';
end if;
if min1=mh and min0=ml and hou1=hh and huo0=hl then
q<=in_1000;
end if;
end process;
end one;
仿真波形如下图16

图16
9、顶层原理图：

三、感想

通过这次设计，既复习了以前所学的知识，也进一步加深了对EDA的了解，让我对它有了更加浓厚的兴趣。特别是当每一个子模块编写调试成功时，心里特别的开心。但是在画顶层原理图时，遇到了不少问题，最大的问题就是根本没有把各个模块的VHD文件以及生成的器件都全部放在顶层文件的文件夹内，还有就是程序设计的时候考虑的不够全面，没有联系着各个模式以及实验板的情况来编写程序，以至于多考虑编写了译码电路而浪费了很多时间。在波形仿真时，也遇到了一点困难,想要的结果不能在波形上得到正确的显示
:在分频模块中，设定输入的时钟信号后，却只有二分频的结果，其余三个分频始终没反应。后来，在数十次的调试之后，才发现是因为规定的信号量范围太大且信号的初始值随机，从而不能得到所要的结果。还有的仿真图根本就不出波形，怎么调节都不管用，后来才知道原来是路径不正确，路径中不可以有汉字。真是细节决定成败啊！总的来说，这次设计的数字钟还是比较成功的，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。

四、参考资料：
1、潘松，王国栋，VHDL实用教程〔M〕.成都:电子科技大学出版社，2000.(1)
2、崔建明主编，电工电子EDA仿真技术北京：高等教育出版社，2004
3、李衍编着，EDA技术入门与提高王行西安：西安电子科技大学出版社，2005
4、侯继红,李向东主编，EDA实用技术教程北京：中国电力出版社，2004
5、沈明山编着，EDA技术及可编程器件应用实训北京：科学出版社，2004
6、侯伯亨等，VHDL硬件描述语言与数字逻辑电路设计西安: 西安电子科技大学出版社，1997
7、辛春艳编着，VHDL硬件描述语言北京：国防工业出版社，2002 就这些