软判决算法有哪些

⑴ 自适应均衡原理是什么

自适应均衡
________________________________________
【文章名】：自适应均衡
【内容】： DFE自适应均衡器的FPGA设计 孙洪标 硕士 自适应均衡器；DFE；FPGA； 通信与信息系统 南开大学; 采用可编程逻辑器件设计电子线路是现代电子技术发展的一种趋势,它能大大缩短产品研制时间,现在国内外各大公司都采用可编程逻辑器件来设计电子线路.该论文是以数字可编程逻辑器件来设计DFE自适应均衡器.设计一个系统,不仅要实现它的算法功能,还需提高系统性能,如满足一定的频率要求等.作者在对如何用可编程逻辑器件来设计高速电子线路进行深入的了解和研究基础上,根据DFE自适应均衡器的原理、结构和功能要求以及所采用的器件的结构特点,提出了自己的合理设计思想,完成了DFE自适应均衡器的系统设计,时钟频率达到了51.4MHz,具有很好的性能.该设计采用的软件是Altera公司的MAX+plusⅡ和Synplicity公司的Synplify,采用的器件是Altera公司的FLEX10k系列.

盲均衡技术在水声信道高速率数据传输中的应用 石杰 硕士 水声信道；自适应均衡；盲均衡； 水声工程 西北工业大学; 在水声数字通信系统中，声波传播的多途效应会引起严重的码间干扰，使水下数据传输的可靠性和数据传输速率都大大的降低.为解决此问题，一个有效的方法是在接收端采用信道均衡技术.但是由于水声信道的随机时变性，传统的均衡技术需要周期性的发送收端已知的训练码来跟踪信道的变化，这样做虽然提高了数据传输的可靠性，但是系统的重复训练大大的降低了通信效率，在水声信道高速率数据传输中并不适用.针对传统的信道均衡技术的缺陷，该论文研究了不需要训练码就能直接进行信道均衡的盲均衡技术.该论文对几种应用比较广泛的盲均衡算法进行了研究，对它们的原理和结构进行了描述，并且分别对其在特定的水声信道中的性能进行了理论仿真，得到了满意的结果，并且对这几种算法进行了比较.

小波分析及其在自适应均衡中的应用 王军锋 硕士 小波分析；自适应均衡；自适应滤波；多址干扰； 应用数学 西安电子科技大学; 该论文对小波分析在自适应均衡中的应用问题进行了研究,利用小波变换的优点来提高自适应均衡的收敛速度.论文在分析小波的特性和传统自适应均衡算法性能的基础上,从用小波级数表示线性均衡器出发,给出了基于正交小波变换的自适应线性均衡算法、判决反馈均衡算法和常数模算法,并分析了各种算法的性能和仿真结果.另外,该论文还初步探讨了小波分析在抑制CDMA中多址干扰的应用.提出了基于正交小波变换的抑制多址干扰的自适应算法,仿真结果表明了该算法的有效性,这为进一步研究小波分析在该领域的应用提供了借鉴.

高速铁路自适应均衡技术的研究 王文静 硕士 码间干扰；自适应均衡；MLSE；PSP；高速铁路； 通信与信息系统 北京交通大学 北方交通大学; 该文研究的主要内容为信道均衡技术,它是抗衰落技术中最重要的一种重点是研究针对高速铁路的无线传播环境,适应于高速移动信道上的自适应均衡技术.在该论文中,首先对移动传播环境进行了描述,特别是对小尺度多径传播造成的幅度衰落、多径时延和多普勒频移进行了分析对不同的衰落进行分类,给出了造成不同衰落类型的原因.并且,针对不同的衰浇类型建立了不同的信道仿真模型分析了高速铁路下移动通信信道的特点.然后,详尽地介绍了各种克服码间干扰ISI的自适应均衡技术,特别是针对时变信道的自适应均衡技术.在该论文的最后,采用MATLAB5.3,在GSM系统中对高速铁路无线传播环境进行了计算机仿真对传统的MLSE算法及MLSE-PSP和采用最小生存路径的MLSE算法进行仿真,对不同的传播环境不同的多普勒频移、不同EbN0下的性能传输误码率和复杂度进行比较,并在论文的最后给出了研究结论.

基于短波通信条件下的信道检测 李鸿巍 硕士 自适应均衡器；短波通信；自动链路建立； 通信与信息系统 西安电子科技大学; 随着通信技术研究的不断深入,短波通信这种传统的通信方式,正不断朝着具有高度自适应的方向发展.美军军标MIL-STD-188-141A是针对短波知适应通信中的自动链路建立ALE而提出的一种军用标准.该文在分析了自动链路建立协议的基础上,主要工作集中在以PC机的串口作为信息传输途径,严格按照军标的规定实现了ALE系统链路层的单信道和多信道的几种典型呼叫协议的软件仿真,并在一个短波信通模型的基础上进行了性能测试,而且还提出了一种可以进一步提高通信质量的方法,那就是在系统的接收端加入一个自适应均衡器以提高信噪比.经过测试看出,这一改进可以较大地改善系统的性能.

数字移动通信中信道均衡及自动频率校正的研究和实现 边柱 硕士 GSM；CDMA；自适应均衡；自动频率校正； 信号与信息处理 东南大学; 该文首先简要介绍了数字通信系统的背景、数字信号处理器DSP主要供应商TI公司TMS320C54x系列和这个系列的硬件结构以及软件开发环境和EDA技术与ASIC技术的发展.然后讨论了自适应均衡器的原理,结构和主要的自适应算法,并简要比较了各自的特点,接着介绍了用TMS320C54x进行算法的仿真和实现.第三章简单介绍了码分多址系统的原理和体系结构.第四章首先介绍了AFC的原理,讨论了它对通信系统的影响,然后提出了AFC的实现方法,并用VHDL语言设计程序在FPGA上实现算法的仿真. 在课题研究中,主要完成了以下工作1.研究了通信系统中自适应均衡的原理和方法.2.研究了CDMA系统的主要技术和移动台的主要技术.3.研究并实现了CDMA系统中移动台的自动频率校正技术,并通过了实际的仿真.

数字电视地面广播中均衡器的设计和研究 归琳 博士 数字电视；自适应均衡器；判决反馈；信道估计； 通信与信息系统 北京交通大学 浙江大学; 在OFDM技术中,以多载波传输结合FFT技术来对付信道衰落,在VSB技术中以自适应均衡器来对抗信道衰落.该文研究了OFDM和VSB对抗信道衰落技术,并分析其各自的特点和局限性.在此基础上,设计出了新一代用于VSB系统的自适应均衡器.采用了新的均衡器思路,算法和结构,使该均衡器在对抗强多径衰落以及长时延静态和动态的付径上的性能得到很大提高.

自适应均衡技术在GSM接收机中的应用 孙德刚 硕士 GSM；自适应均衡器；MLSE；维特比算法； 信号与信息处理 北京交通大学 北方交通大学; 由于瑞利衰落和多径效应的影响,数字移动通信的无线传输信道存在时间选择性及频率选择性失真.为克服这些不利因素,窄带TDMA数字移动通信系统必须采用自适应均衡技术.该文论述了利用自适应均衡技术来补偿由多径信道引起的数据的码间串扰问题.集中讨论了非线性均衡技术中的各种最大似然序列估计MLSE均衡器结构,并对这些均衡器的性能、复杂度进行了比较.为了在GSM系统中获得较理想的传输质量,提出了两种带有软输出结构的算法-SOVA和VALPP.该文详细讨论了改进Viterbi硬判决算法和软判决算法应用在GSM系统中的基本原理和计算方法.根据GSM系统标准的要求,我们在接收机中设计完成了MvA硬判决和软判决算法.

短波串行MODEM的若干DSP算法研究 鄢宜灼 硕士 HF MODEM；8PSK；脉冲成形；同步；自适应均衡；数据引导估计； 信号与信息处理 北京邮电大学; 短波通信信道中主要存在两种固有特性多径效应和多普勒频移.这两种特性严重影响短波通信的性能.针对短波通信信道的这种特性,人们提出了两种实现体制一种是多音并行体制一种是单音串行体制.该文采用的是单音串行体制,研究目标是设计出一些适用而有效的HF MODEM电台的基带数字信号处理算法,包括8PSK调制解调、脉冲成形、初始同步、位同步、载波相位同步、信道自适应均衡等.该文的内容共分成五部分第一部分简要介绍了短波通信的由来、短波通信信道特点、HF MODEM实现体制以及该文研究的具体目的和工作重心.第二部分介绍了仿真系统的总体方案以及仿真系统中通信基本参数的选定.第三部分主要介绍了HF MODEM中8PSK调制解调和脉冲成形技术.首先简要介绍了几种数字调制方式以及影响数字调制方式选择的因素,然后从介绍8PSK调制解调的数学模型入手,介绍8PSK调制解调的算法设计.最后详细介绍了升余弦滚降脉冲成形滤波器的实现.第四部分主要讨论了HF MODEM电台接收端基带数字信号处理中的初始同步、位同步、载波相位同步问题.提出了适合于HFMODEM系统的8PSK调制的位同步算法、载波相位同步算法和初始同步策略,最后给出了仿真结果并进行了分析.第五部分主要讨论了信道自适应均衡问题.由于在采用单音串行体制,短波通信信道的特性之一多径效应凸显,码间干扰严重,极大影响数据的正确接收.因此设计一个优良的自适应均衡算法成了HF MODEM电台性能提升的关键.这部分介绍了一种有效而适用的信道均衡算法——数据引导估计DDE算法,并对该算法进行了仿真分析.

短波信道中TCM解码与自适应均衡的联合实现 黄琴 硕士 短波通信；TCM；自适应均衡；迭代判决反馈；盲均衡； 通信与信息系统 南京理工大学; 长期以来,短波通信是远距离信息传输的重要手段之一,短波高速数据传输是数字通信领域的重要研究课题.该文主要研究短波串行高速调制解调器HF MODEM中的TCM解码与自适应均衡的联合.短波信道是一种恶劣信道,背景噪声高且有时变多径特性,该文采用网格编码调制TCM技术提高系统的抗噪性能,采用自适应均衡的方法消除由多径引起的码间串扰ISI.该文在研究联合实现TCM解码与信道自适应均衡的过程中,通过对文献中的TCM信号的均衡方案进行分析,运用迭代译码的思想,提出了迭代判决反馈均衡器It DFE的结构.It DFE是一种不需要发送训练序列的盲均衡方法,以接收信号的硬判决值为迭代初值,充分利用了Viterbi软判决得到的最大后验概率序列,在多次迭代均衡中完成TCM解码与自适应均衡的联合.对典型短波信道的仿真结果结果表明,It DFE比传统的判决反馈均衡器性能有所提高,与其他盲均衡方法相比,实现更简单.

⑵ 求助，卷积码的软判决维特比译码的matlab仿真

VHDL实现也可以，编码器我会做，主要是译码器的设计，采用回溯算法 通过打孔方法可以获得1/2编码速度的编码。递归系统编码器的实现比较直接，然而基于,qmVCCV

⑶ 基于图结构应用《编码，译码器》的设计与实现 这个毕业设计应该从什么思路下手啊～～计算机专高手请指点

兄弟你这个论文有点难度了。不是随便拉拉就行了。得找专业书籍慢慢找和高人指导了。
我查到点不指导有没有用。
Turbo卷积码(TCC)是3G无线系统中所采用的前向错误校正（FEC）机制的整体部分。然而，Turbo译码器所带来的计算负担非常重，并不太适合采用传统DSP或RISC处理器实现。由于现场可编程逻辑阵列（FPGA）内在的并行结构，FPGA为解决3G基站收发器中所需要的符号速率FEC和其它计算密集的任务提供了一个高性能信号处理平台基础。

Turbo 编码

级联码方案（Concatenated coding schemes）是为了通过结合两个或更多相对简单的分量或构造模块码来获得较高的编码增益。Turbo码认为是对级联码结构的一种改进，其中采用迭代算法对相关的码序列进行译码。Turbo码是通过将两个或更多分量码应用到同一数据序列的不同交织版本上构成的。对于任何传统单分量编码，译码器的最后一级生成的都是硬判决译码数据位。为了使象Turbo码这样的级联码方案工作得更好，译码算法不应被限制为只能在译码器间传递硬判决。为最好地利用每个译码器获得的信息，译码算法必须可以实现软判决交换，而不是采用硬判决。对于采用两个分量码的系统，译码的概念是指将来自一个译码器的软判决输入到另一个译码器的输入，并将此过程重复几次以获得更好的判决，如图1所示 。

3GPP Turbo 编码器

图2为3GPP编码器。

输入数据流输入到RSC1，它为每个输入比特生成一个对等比特（Parity Bit）。输入数据还经过交织后由RSC2处理生成第二个对等比特流。
3GPP标准定义，输入块的长度在40至5114 位之间。编码器生成一个速率为1/3的包括原始输入位和两个对等位的系统码。通过打孔方法可以获得1/2编码速度的编码。递归系统编码器的实现比较直接，然而交织器则不那么简单，要比标准的卷积或块交织器复杂。

一旦将输入数据块长度K 提供给编码器以后，编码器将计算交织矩阵行数R和列数 C，并创建相应的交织数据结构。R 和 C 是数据块长度K的函数。在输入符号被加载到交织矩阵以后，那么将根据一定的顺序进行行间交换和列间交换。交换模式是根据块长度K选择的（即依赖于K）。行和列交换完成后，通过逐列读出交织矩阵数据就可以得到最终的交织序列。在数据读出时需要进行删减操作，以保证在输出中只有正确的输入符号，请注意，交织阵列包含的数据位通常比K个原始输入符号要多 ，因为R C>K。然后，新的序列经过RSC2编码生成第二个对等位流。
实现交织器的一种方法是在存储器中存储完整的交换序列。即，一旦K 给定，即调用一个初始化例程（运行在处理器上的软件例程或利用FPGA中的功能单元）生成相应的交换序列，然后将这一信息存储在存储器中。然而，这一方法需要大量的存储器。利用Virtex -E FPGA 技术提供的 4096位每块的片上存储器，将需要[5114 13/4096]=17个存储器块。

在我们的方法中，采用一个预处理引擎生成一个序列值（存储），这一序列值被存储起来，交织器地址发生器将使用这些序列值。这一硬件单元采用几个小型数据结构（素数表）来计算所需要的序列。这一准备过程需要的时钟周期数与信息块的长度成比例。例如，对于K=40的块需要280时钟周期，而对于最大块长度K=5114，则需要 5290个时钟周期。该过程只需要在块长度变化时进行。地址发生器利用这些更为紧凑的数据结构来实时生成交织地址。

3GPP Turbo 译码器

译码器包括两个MAP（最大后验概率）译码器和几个交织器。Turbo算法的优良的性能源于可以在两个MAP译码器间共享可靠性信息（extrinsic data，外数据，或称先验数据）。

在我们的设计中，MAP译码器采用的是Bahl， Cocke， Jelinek 和 Rajiv (BCJR) 算法。BCJR算法计算每个符号的最大后验对数似然率，并且是一种真正的软判决算法。考虑到数据是以块的形式传输的，因此可以在时间维中前向或反向搜索一个符号序列。对于任一序列，其出现概率都是单独符号出现概率的乘积。由于问题是线性的，因此序列概述可以利用概率的对数和来代替。

为了与一般文献中的习惯一致，我们将译码迭代的前向和反向状态概率分别利用 和 来表示。通常，BCJR算法要求在接收到整个信息后才开始解码。对于实时应用，这一限制可能太严格了。例如，3GPP Turbo译码器将需要大量存储器存储一个5114符号信息块的完全状态结构（state trellis）。对于单片FPGA设计来说，这需要的存储资源太多了。与维特比（Vitebi）算法类似，我们可以先从全零向量 O和数据{yk}（k 从 n 到 n-L） 开始反向迭代。L次反向迭代可获得非常好的 n-L近似值。只要L选择合适，最终的状态标志（state metric）就是正确的。可以利用这一性质在信息结束前就开始进行有效的位译码。

L 被称为收敛长度。其典型值大约是译码器约束长度的数倍（通常为5至10倍），并随着信噪比的降低而增加。

通常，Turbo译码算法将计算所有的 （对整块信息），将这些数值存储起来，然后在反向迭代中与反向状态概率一起用来计算新的外信息（extrinsic information，或称先验信息）。我们的设计中采用了窗口化方法。

译码过程以一个前向迭代开始，计算包含L 个接收符号的块i的 值。同时，对未来（i+1）块进行一个反向迭代（标号 ）。对块i+1的反向迭代结束时，就获得了开始对块i 进行反向迭代所需要的正确的 初始向量。 与此同时对数似然函数（Lall）也在进行。 每一 和 处理过程都需要8个max* 操作 - 每个针对状态结构（tellis）中的8个结点之一。最终的对数似然计算需要14个并行max* 运算符。为了提供可接受的译码速率，在设计中采用了38个max* 功能单元。

从 C描述到FPGA设计

FPGA Turbo 编码译码器设计是利用基于C的设计和验证方法进行的，如图3所示。

算法开发阶段采用具有定点C类型的Art Library 来对定点计算的位真（bit-true）效应进行准确建模。在这一阶段考察了几种可能算法的定点性能。一旦选定正确的量化算法，就可利用A|rtDesignerPro创建一个专用DSP架构。A|rtDesignerPro的一个最强大的功能之一是可以插入和利用专用的数据通道核心（称为专用单元，ASU）。利用这些ASU加速器核心可以使我们处理Turbo译码器算法内在的计算复杂性。

A|rtDesignerPro可自动完成寄存器分配、调度和控制器生成。在Turbo编码译码器设计中， A|rtDesignerr的自动循环合并可获得最佳的；任务调度，MAP译码步骤的内部循环都只有一个周期长。

A|rtDesignerPro生成的最终结果是可综合的寄存器级（RT-level） VHDL或Verilog 描述。基于C的工具流支持FPGA专用功能。例如，可利用BlockRAM自动构造RAM，而寄存器文件也可利用分布式存储器而不是触发器来实现 。

最后，逻辑综合和Xilinx实施工具套件将RTL HDL 转换为 FPGA 配置位流。

FPGA Turbo 编码译码器实现

A|rtDesigner创建的Turbo编码器和译码器核心硬件结构包含许多专用ASU加速器。其中最重要的一个加速器完成max* 操作。max* 运算符根据下式计算两个幂值a 和 b：

max* (a,b)=ln(expc(a)+expc(b))。

如 图4所示， max* 运算是通过选择（a,b）最大值，并应用一个存储在查找表（LUT）中的校正因子近似进行的。这一近似算法非常适合利用Xilinx FPGA 实现，其中LUT是其最终基本构造单元。

结果

Turbo译码算法硬件字长的选择极大地影响总体性能。利用C-to-FPGA设计流程，这一定点分析是完全在C环境中完成的。结果示于图 5。

上图显示出了我们的浮点Turbo译码器算法和对应的定点算法之间的性能差别。仿真是在5114块长度、5次译码迭代和AWGN信道模型情况下进行的。结果清晰明显出性能的损失是非常小的。

我们的Turbo译码器的定点性能做为译码器迭代次数的函数 ，对于1.5 dB SNR，位错率为10-6。

译码器功能的实现非常具有挑战性，我们同时针对Virtex-E和 Virtex-II 器件进行了适配。Virtex-II 器件实施是采用运行在1.85 speedfile数据库上的Xilinx 4.1i 实施工具集完成的。利用XC2V1000BG575-5 FPGA实现的最终设计，达到了66 MHz 的时钟性能，消耗了3,060个逻辑片 和 16个块RAM。对于从40至 5114符号长度的块，采用5次译码迭代循环的情况下，译码器达到了2 至6.5 百万符号每秒（Msym/s）的吞吐量。编码器占用了903个逻辑片、3个块RAM并支持83 MHz时钟频率。对于从40至5114位的块长度，速率可达到9 至20 Msym/s。

能用上就好了，用不上别怪我。对不起哈~祝福你~

⑷ 软件编程经常用的算法都有哪些

排序算法 所谓排序，就是使一串记录，按照其中的某个或某些关键字的大小，递增或递减的排列起来的操作。
分类
在计算机科学所使用的排序算法通常被分类为：
计算的复杂度（最差、平均、和最好表现），依据串行（list）的大小（n）。一般而言，好的表现是O。(n log n)，且坏的行为是Ω(n2)。对于一个排序理想的表现是O(n)。仅使用一个抽象关键比较运算的排序算法总平均上总是至少需要Ω(n log n)。
记忆体使用量（以及其他电脑资源的使用）
稳定度：稳定排序算法会依照相等的关键（换言之就是值）维持纪录的相对次序。也就是一个排序算法是稳定的，就是当有两个有相等关键的纪录R和S，且在原本的串行中R出现在S之前，在排序过的串行中R也将会是在S之前。
一般的方法：插入、交换、选择、合并等等。交换排序包含冒泡排序（bubble sort）和快速排序（quicksort）。选择排序包含shaker排序和堆排序（heapsort）。
当相等的元素是无法分辨的，比如像是整数，稳定度并不是一个问题。然而，假设以下的数对将要以他们的第一个数字来排序。
(4, 1) (3, 1) (3, 7) (5, 6)
在这个状况下，有可能产生两种不同的结果，一个是依照相等的键值维持相对的次序，而另外一个则没有：
(3, 1) (3, 7) (4, 1) (5, 6) (维持次序)
(3, 7) (3, 1) (4, 1) (5, 6) (次序被改变)
不稳定排序算法可能会在相等的键值中改变纪录的相对次序，但是稳定排序算法从来不会如此。不稳定排序算法可以被特别地时作为稳定。作这件事情的一个方式是人工扩充键值的比较，如此在其他方面相同键值的两个物件间之比较，就会被决定使用在原先资料次序中的条目，当作一个同分决赛。然而，要记住这种次序通常牵涉到额外的空间负担。
排列算法列表
在这个表格中，n是要被排序的纪录数量以及k是不同键值的数量。
稳定的
冒泡排序（bubble sort） — O(n2)
鸡尾酒排序 (Cocktail sort, 双向的冒泡排序) — O(n2)
插入排序 （insertion sort）— O(n2)
桶排序 （bucket sort）— O(n); 需要 O(k) 额外 记忆体
计数排序 (counting sort) — O(n+k); 需要 O(n+k) 额外 记忆体
归并排序 （merge sort）— O(n log n); 需要 O(n) 额外记忆体
原地归并排序 — O(n2)
二叉树排序 （Binary tree sort） — O(n log n); 需要 O(n) 额外记忆体
鸽巢排序 (Pigeonhole sort) — O(n+k); 需要 O(k) 额外记忆体
基数排序 （radix sort）— O(n·k); 需要 O(n) 额外记忆体
Gnome sort — O(n2)
Library sort — O(n log n) with high probability, 需要 (1+ε)n 额外记忆体
不稳定
选择排序 （selection sort）— O(n2)
希尔排序 （shell sort）— O(n log n) 如果使用最佳的现在版本
Comb sort — O(n log n)
堆排序 （heapsort）— O(n log n)
Smoothsort — O(n log n)
快速排序 （quicksort）— O(n log n) 期望时间, O(n2) 最坏情况; 对于大的、乱数串行一般相信是最快的已知排序
Introsort — O(n log n)
Patience sorting — O(n log n + k) 最外情况时间, 需要 额外的 O(n + k) 空间, 也需要找到最长的递增子序列（longest increasing subsequence）
不实用的排序算法
Bogo排序 — O(n × n!) 期望时间, 无穷的最坏情况。
Stupid sort — O(n3); 递回版本需要 O(n2) 额外记忆体
Bead sort — O(n) or O(√n), 但需要特别的硬体
Pancake sorting — O(n), 但需要特别的硬体
排序的算法
排序的算法有很多，对空间的要求及其时间效率也不尽相同。下面列出了一些常见的排序算法。这里面插入排序和冒泡排序又被称作简单排序，他们对空间的要求不高，但是时间效率却不稳定；而后面三种排序相对于简单排序对空间的要求稍高一点，但时间效率却能稳定在很高的水平。基数排序是针对关键字在一个较小范围内的排序算法。
插入排序
冒泡排序
选择排序
快速排序
堆排序
归并排序
基数排序
希尔排序
插入排序
插入排序是这样实现的：
首先新建一个空列表，用于保存已排序的有序数列（我们称之为"有序列表"）。
从原数列中取出一个数，将其插入"有序列表"中，使其仍旧保持有序状态。
重复2号步骤，直至原数列为空。
插入排序的平均时间复杂度为平方级的，效率不高，但是容易实现。它借助了"逐步扩大成果"的思想，使有序列表的长度逐渐增加，直至其长度等于原列表的长度。
冒泡排序
冒泡排序是这样实现的：
首先将所有待排序的数字放入工作列表中。
从列表的第一个数字到倒数第二个数字，逐个检查：若某一位上的数字大于他的下一位，则将它与它的下一位交换。
重复2号步骤，直至再也不能交换。
冒泡排序的平均时间复杂度与插入排序相同，也是平方级的，但也是非常容易实现的算法。
选择排序
选择排序是这样实现的：
设数组内存放了n个待排数字，数组下标从1开始，到n结束。
i=1
从数组的第i个元素开始到第n个元素，寻找最小的元素。
将上一步找到的最小元素和第i位元素交换。
如果i=n－1算法结束，否则回到第3步
选择排序的平均时间复杂度也是O(n²)的。
快速排序
现在开始，我们要接触高效排序算法了。实践证明，快速排序是所有排序算法中最高效的一种。它采用了分治的思想：先保证列表的前半部分都小于后半部分，然后分别对前半部分和后半部分排序，这样整个列表就有序了。这是一种先进的思想，也是它高效的原因。因为在排序算法中，算法的高效与否与列表中数字间的比较次数有直接的关系，而"保证列表的前半部分都小于后半部分"就使得前半部分的任何一个数从此以后都不再跟后半部分的数进行比较了，大大减少了数字间不必要的比较。但查找数据得另当别论了。
堆排序
堆排序与前面的算法都不同，它是这样的：
首先新建一个空列表，作用与插入排序中的"有序列表"相同。
找到数列中最大的数字，将其加在"有序列表"的末尾，并将其从原数列中删除。
重复2号步骤，直至原数列为空。
堆排序的平均时间复杂度为nlogn,效率高（因为有堆这种数据结构以及它奇妙的特征，使得"找到数列中最大的数字"这样的操作只需要O(1)的时间复杂度，维护需要logn的时间复杂度），但是实现相对复杂（可以说是这里7种算法中比较难实现的）。
看起来似乎堆排序与插入排序有些相像，但他们其实是本质不同的算法。至少，他们的时间复杂度差了一个数量级，一个是平方级的，一个是对数级的。
平均时间复杂度
插入排序 O(n2)
冒泡排序 O(n2)
选择排序 O(n2)
快速排序 O(n log n)
堆排序 O(n log n)
归并排序 O(n log n)
基数排序 O(n)
希尔排序 O(n1.25)
冒泡排序
654
比如说这个，我想让它从小到大排序，怎么做呢？
第一步：6跟5比，发现比它大，则交换。564
第二步：5跟4比，发现比它大，则交换。465
第三步：6跟5比，发现比它大，则交换。456

⑸ 软判决与硬判决的区别

区别一：
纠前误码率：软判决纠前误码率极限高达2.5E-2，而硬判决的纠前误码极限为6E-3。
区别二：
接收机OSNR容限：行标规定软判决为13dB(BOL)，硬判决为14.5dB(BOL)。
区别三：
传输距离：G.652软判决比硬判决多4段，G.655软判决比硬判决多6段。
(5)软判决算法有哪些扩展阅读：
从产业链的角度而言，软判决的产业链比硬判决更成熟。业界做DSP的芯片供应商，无一例外全部采用软判决技术，而硬判决只是一些厂家内部自行研究开发。
从成本的角度来看，软硬判的内部结构几乎完全相同，区别只在于DSP处理芯片。当前软判比硬判价格略高，原因是DSP前期投入太多，现阶段量产不多的情况下造成价格虚高。而一旦上量后，成本分摊下降非常快。
从长远来看，由于软判决的产业链更成熟，软判决的整体价格可以做到比硬判更低。
参考资料来源：搜狗网络：软判决译码
参考资料来源：搜狗网络：硬判决译码

⑹ 什么是译码

译码是编码的逆过程，同时去掉比特流在传播过程中混入的噪声。利用译码表把文字译成一组组数码或用译码表将代表某一项信息的一系列信号译成文字的过程称之为译码。
译码器是电子技术中的一种多输入多输出的组合逻辑电路，负责将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。译码器一般分为通用译码器和数字显示译码器两大类。
数字电路中，译码器（如n线－2n线BCD译码器）可以担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。
输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在多路复用、七段数码管和内存地址译码等应用中是必要的。

⑺ Viterbi译码的算法

软判决算法与硬判决算法相比，软判决译码算法的路径度量采用“软距离”而不是汉明距离。最常
采用的是欧几里德距离，也就是接收波形与可能的发送波形之间的几何距离。在采用软距离
的情况下，路径度量的值是模拟量，需要经过一些处理以便于相加和比较。因此，使计算复
杂度有所提高。除了路径度量以外，软判决算法与硬判决算法在结构和过程上完全相同。
一般而言，由于硬判决译码的判决过程损失了信道信息，软判决译码比硬判决译码性能
上要好约2 dB 。
不管采用软判决还是硬判决，由于Viterbi 算法是基于序列的译码，其译码错误往往具
有突发性

⑻ viterbi distance 是什么

远程编码.接收到的符号首先经过解调器判决，输出0、1 码，然后再送往译码器的形式，称为硬
判决译码。即编码信道的输出是0、1 的硬判决信息。
我们选择似然概率( ) m P RC 的对数作为似然函数。容易看出，硬判决的最大似然译码
实际上是寻找与接收序列汉明距离最小的编码序列。对于网格图描述Viterbi 算法，整个
Viterbi 译码算法可以简单概括为“相加－比较－保留”，译码器运行是前向的、无反馈的，
实现过程并不复杂。
我们来分析Viterbi 算法的复杂度： (n, k, N) 卷积码的状态数为2k (N−1) ，对每一时刻要
做2k (N−1) 次“加－比－存”操作，每一操作包括2k 次加法和2k −1 次比较，同时要保留2k (N−1)
条幸存路径。由此可见，Viterbi 算法的复杂度与信道质量无关，其计算量和存储量都随约束
长度N 和信息元分组k 呈指数增长。因此，在约束长度和信息元分组较大时并不适用。
为了充分利用信道信息，提高卷积码译码的可靠性，可以采用软判决Viterbi 译码算法。
此时解调器不进行判决而是直接输出模拟量，或是将解调器输出波形进行多电平量化，而不
是简单的 0、1 两电平量化，然后送往译码器。即编码信道的输出是没有经过判决的“软信
息”。
与硬判决算法相比，软判决译码算法的路径度量采用“软距离”而不是汉明距离。最常
采用的是欧几里德距离，也就是接收波形与可能的发送波形之间的几何距离。在采用软距离
的情况下，路径度量的值是模拟量，需要经过一些处理以便于相加和比较。因此，使计算复
杂度有所提高。除了路径度量以外，软判决算法与硬判决算法在结构和过程上完全相同。
一般而言，由于硬判决译码的判决过程损失了信道信息，软判决译码比硬判决译码性能
上要好约2 dB 。
不管采用软判决还是硬判决，由于Viterbi 算法是基于序列的译码，其译码错误往往具
有突发性

⑼ 什么是软判决

很多初入通信行业的开发人员，都会接触到过信道编解码，信道编解码中常常出现软判决与硬判决。
那么什么是软判决，什么是硬判决呢？软判决就是Demolator将解调后的模拟信号直接接入到Decoder来实现解码，硬判决就是对Demolator输出信号做N比特量化，如果分量高于门限就认为Demolator输出1，否则输出0。(根据调制方式，例如MPSK，M＝2^N，则N比特量化)
但是通常在做软判决时，模拟信号难以在数字信号系统中处理，所有为实现软判决，不得不某些妥协，那就是用多比特量化来逼近模拟信号作为Decoder的输入。这样当然会带来量化噪声。我们还可以注意到如果软判决采用量化，那么硬判决就是软判决的特殊情况。
所以在数字通信系统，可以认为硬判决就是N比特量化，软判决就是多比特量化(>>N)。
另外，量化总会带来量化噪声，要越好逼近模拟信号，就要越多的比特位。
在均匀量化，信号在其空间均匀分布得到的情况下，多一个比特可以多得到6dB的增益。
具体推导可以参看老樊的《通信原理》，当然你也要自己做些推导，书