单片机引角p0端口原理

‘壹’ 单片机的p0,p1,p2,p3端口有什么作用

1、P0口：真正的双向口，输出锁存，输入缓冲，输入前要先置1（KEIL包含的头文件已经有动作了，如果用汇编，要人工置1），输出为漏极开路，输出一般都要上拉电阻。输入为高阻态，能驱动8个TTL负载。当有片外存储器时，作数据线使用。 

2、P1口：最简单的口，输入也要先置1，无高阻态，只能是输出或者输入。能驱动4个TTL负载。 

3、P2口：I/O（输入/输出）与P1口一样，当有片外存储器时，作地址线使用，寻址64K片外数据存储器。能驱动4个TTL负载。 

4、P3口：I/O（输入/输出）与P1口一样，但无论输入输出都要先置1。具有很多复用功能。

(1)单片机引角p0端口原理扩展阅读

1、如果P1口用作输入端口，即Q=0,/Q=1；则场效应管导通，引脚被直接连到电源的地GND上，即使引脚输入的是高电平，被直接拉低为“0“。

所以，与P0端口一样，在将数据输入P1端口之前，先要通过内部总线向锁存器写”1“，这样/Q=0，场效应管截止，P1端口输入的“1”才可以送到三态缓冲器的输入端，此时再给三态门的读引脚送一个读控制信号，引脚上的“1”就可以通过三态缓冲器送到内部总线。

2、具有这种操作特点的输入/输出端口，一般称之为准双向I/O口，51单片机的P1，P2，P3口都是准双向口。而P0端口由于输出具有三态功能（输出端口的三态是指：高电平，低电平，高阻态这三态），所以在作为输入端口时，无需先写“1”然后再进行读操作。

‘贰’ 单片机AT89S52的p0，p1，p3管脚都是干什么的

AT89S52单片机的P0口是一个8位漏极开路的双向I/O口。作为输出口时，每位可以驱动8个TTL逻辑电平。若对P0端口写入“1”，该引脚将处于高阻抗输入状态。在访问外部程序和数据存储器时，P0口用作低8位地址/数据复用，此时该口具有内部上拉电阻。在进行flash编程时，P0口用来接收指令字节；在程序校验时，则输出指令字节，此时需要外部上拉电阻。

P1口是一个带有内部上拉电阻的8位双向I/O口，其输出缓冲器能够驱动4个TTL逻辑电平。若对P1端口写入“1”，则内部上拉电阻会将端口拉高，此时可以作为输入口使用。作为输入时，如果被外部拉低的引脚由于内部电阻的原因，会输出电流（IIL）。此外，P1.0和P1.2分别作为定时器/计数器2的外部计数输入（P1.0/T2）和触发输入（P1.1/T2EX）。P1口在flash编程和校验时接收低8位地址字节。

P2口同样是一个带有内部上拉电阻的8位双向I/O口，其输出缓冲器能够驱动4个TTL逻辑电平。当对P2端口写入“1”时，内部上拉电阻会将端口拉高，此时可以作为输入口使用。作为输入时，被外部拉低的引脚由于内部电阻的原因，会输出电流（IIL）。在访问外部程序存储器或使用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2口送出高八位地址。此时，P2口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。P2口在flash编程和校验时接收高8位地址字节和一些控制信号。

P3口也是一个具有内部上拉电阻的8位双向I/O口，其输出缓冲器能够驱动4个TTL逻辑电平。当对P3端口写入“1”时，内部上拉电阻会将端口拉高，此时可以作为输入口使用。作为输入时，被外部拉低的引脚由于内部电阻的原因，会输出电流（IIL）。P3口作为AT89S52特殊功能（第二功能）使用，具体功能如下表所示。在flash编程和校验时，P3口也接收一些控制信号。

‘叁’ 单片机p0口工作原理

P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。

下面，我们先就组成P0口的每个单元部份跟大家介绍一下：

先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态(或称为禁止状态)，大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端(上图中标号为'读锁存器’端)有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为'读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。

D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数(即具有保持功能)，在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端(也就是时序控制信号输入端)，Q是输出端，Q非是反向输出端。

对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号(也就是时序脉冲没有到来)，这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据(即把上次的数据锁存起来了)。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。

多路开关：在51单片机中，当内部的存储器够用(也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器)时，P0口可以作为通用的输入输出端口(即I/O)使用，对于8031(内部没有ROM)的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为'地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为'数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为'地址/数据’总线使用的。

输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。

前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。

1、作为I/O端口使用时的工作原理

P0口作为I/O端口使用时，多路开关的控制信号为0(低电平)，看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0(低电平)，与让的输出是0，V1管就截止，在多路控制开关的控制信号是0(低电平)时，多路开关是与锁存器的Q非端相接的(即P0口作为I/O口线使用)。

P0口用作I/O口线，其由数据总线向引脚输出(即输出状态Output)的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。