編譯不成功多半軟體功能開關設置及依賴關系不支持。
首先要了解編譯的過程，真正了解了編譯的過程後就可以比較輕松的編譯各種軟體了。
1、configure，可以在configure 執行一下./configure --help來大致了解一下該軟體的一些開關和支持的性能，然後根據使用需要來設置需要開啟的性能和需要關閉的性能，以及需要哪些支持庫等等，然後再指定一下編譯路徑，做完這一切後，滿屏幕的check ....就開始了，這就是configrue的過程，和所做的事情
2、make，其實這一步才是真正的編輯步驟，而configure只是做一個環境的check，檢查系統環境及lib是不是對上一步所開啟的參數支持，只有check不出錯，也就是configure不出錯，就可以比較順利的進行編譯也就是make
3、make install 安裝，當成功編譯後就可以通過make install進行安裝了，安裝完成後就可以使用了。
比較容易報錯的地方就是configure這一步，因為這一步會檢查軟體及在configure這一步的設置開關功能中需要的依賴關系，並對現行系統進行檢查，尤其是最小化安裝的系統，報錯會比較多，可根據具體報錯內容來安裝相應的安裝包來完成軟體的依賴，直到check全部通過。有些軟體在make時也需要調用一些庫，具體要看軟體的reademe來了解具體編譯要求。如果再不行，就只能網上尋求幫助了。
另外，編譯也是一個經驗活，只編譯得多了，對一些常見的錯誤就會比較了解了，必定軟體依賴的庫常見的就那幾個，建議每編譯一款軟體做一個小筆記，把處理的錯誤或遇到的情況記錄下來，這樣以後再編譯時，會事半功倍！
2. ad中如何去除浮動輸入引腳
我們打開一個已經繪畫好了的Altium Designer原理圖，然後找到需要隱藏的引腳晶元。雙擊原理圖中的STC89C52晶元，在彈出界面的左下角，【Edit Pin】,在點擊這個命令後出現找到你要隱藏的引腳，在後面的【show】有一個選擇框，勾上就顯示該引腳，反之也成立。點擊【OK】，然後你會發現STC89C52它的1號引腳消失了。所以完成隱藏該引腳。
用AD數據採集卡進行模擬電壓信號採集時，在輸入端懸空時，其採集到的信號與有信號輸入的埠採集到的信號是類似的，而不是隨機雜訊。
雖然引腳已經被隱藏了，但是如果被編譯的話可能還是會出現報錯。報錯為該引腳本該連接但為連接。
3. C語言的問題，怎麼都編譯不成功，求解答哪裡出了問題
g++是編譯c++的命令，而c++裡面new是關鍵字。因此2中解決方法：1、改用gcc編譯；2、把new換成其他名字
4. fpga quartus中由於引腳不夠用沒法進行全編譯怎麼辦
更換晶元，重新進行構建。
5. c語言的gets函數編譯不成功阿，很短的程序
C語言的gets函數一般包含在stdio.h頭文件里，如果沒有包含比頭文件那可能會有問題。第二種情況包含了還出問題，說明你的編譯器已經不支持這個函數了，這個函數非常不安全，容易造成溢出，建議換成fgets函數。
函數原型：
char *fgets(char *buf, int bufsize, FILE *fp);
參數解釋：
參數一是輸入字元串存放地址，
參數二是存放地址最大容量，
參數三是從哪裡輸入，可以從文件也可從輸入設備，如果從輸入設備輸入這個參數可以寫成stdin，如果從文件輸入此參數為文件指針。
返回值：
輸入成功返回參數一，失敗返回NULL.
補充知識：
為什麼gets不讓用呢，我們可以看它的原型：char *gets(char *buf);
這個函數可以一直輸入知道換行或者EOF，它並不考慮buf空間是否足夠大能放下，這就容易導致溢出，有些別有用心的人就會利用這個漏洞去攻擊你的程序。
而fgets可以通過第二參數保證不會讀入超過buf空間的字元。
6. stm8中引腳浮動輸入什麼意思
浮動輸入，也就是浮空輸入吧，就是沒有什麼把他拉下來,也沒有什麼把它拉上去，浮空最大的特點就是電壓的不確定性,它可能是0V，也可能是VCC，還可能是介於兩者之間的某個值(最有可能)，浮空一般用來做ADC輸入用，這樣可以減少上下拉電阻對結果的影響。
7. 已經沒有語法錯誤了，代碼編譯不成功，怎麼破
不正確地創建代碼時就會出現語法錯誤。包括錯誤地輸入關鍵字，遺漏了不必要的標點符號或者是不正確的結構（例如，For語句少了相應的Next語句，或If關鍵字所在的行沒有條件運算符）。
VisualBasic包含有【自動語法檢測】選項，可以在用戶編寫程序時檢測和更正語法錯誤。如果使用了這個選項，VisualBasic就會在用戶輸入程序時解釋這個程序。當它發現錯誤時，就會加亮顯示這個程序代碼並顯示一個消息框來解釋原因和提供幫助。這樣用戶就可以在繼續編程之前更正錯誤。
在【工具】菜單中，單擊【選項】命令，在【選項】對話框中，單擊【編輯器】選項卡，單擊【自動語法檢測】選項。
當程序語句試圖執行一條不可能執行的操作時，就會發生運行時錯誤。
常見的運行時錯誤是試圖從一個不存在的文件中讀取數據，另一個是試圖執行被零除的操作。
在用戶的程序中為這些錯誤提供出錯處理函數和錯誤處理常式是很重要的。有關錯誤處理函數，更詳盡的信息請參考第八章「處理錯誤」。
當應用程序不能按期望的方式執行時會發生邏輯錯誤。這些錯誤是很難發現的。因為應用程序的語法完全合法，運行時也不執行非法操作，但是仍然會產生錯誤。這類錯誤通常不會產生出錯消息。驗證應用程序執行的唯一方法就是測試它並分析運行結果。
希望我能幫助你解疑釋惑。
8. ad怎麼pcb封裝成功後為什麼編譯時顯示不出來
pcb封裝成功後編譯時顯示不出來，可能有以下情況：
可以全局瀏覽一下 再看看你的封裝對不對，看看是不是參考點沒有設置好，超出顯示範圍了，建議設置到到1腳或中心：懷疑封裝的原點沒有設置到中心上。
Altium Designer編譯常見錯誤
[Error] Compiler Duplicate Component Designators C19 at 668,972 and 795,650
元器件標號重復，這里給出了元器件標號和坐標
Compiler Floating Power Object GND
懸浮的電源接地元件
出現此類警告的原因：在POWER.SCH文件中電源標號Global Power-Object 3.3V和埠port重復定義.
解決的辦法：對 POWER.SCH文件中去掉多餘的電源標號Global Power-Object 3.3V。
Compiler Net AA10 has no driving source (Pin U11-A20,Pin U14-26)
輸入型引腳未連接或沒有信號出入
解法一：你使用的元件對應的引腳是輸入的，可以改變原理圖中對應元器件的引腳屬性解決。
解答二：在protel中,軟體會檢查你的輸入管腳有沒有連,這樣的好處是提醒畫圖的人還有輸入管腳懸空的,我們知道,在電路系統中,大部分輸入管腳是不允許懸空的.所以建議畫圖的人在做原理圖庫的時候盡量把元件管腳的屬性加上,這樣可以不讓自己出錯.如果有輸入哪個管腳必須懸空的話,可以在上面添加忽略ERC檢查.這樣編譯的時候就沒有警告了!
解答三：在做元件封裝的時候，管腳的electrical type有很多選擇，一般情況下，選擇passive就沒事了
Compiler Off sheet Pin -3 at 1594,608
原理圖圖紙小了，換大一點的錯誤就會消失
Compiler Extra Pin U31-1 in Normal of part U31A
貌似是封裝不可用，重新載入一下PCB封裝
懸浮的網路標號
某個網路標簽沒有放置好還在漂浮(應該連接在導線或者引腳上面). 在放置網路標簽時,當游標捕捉到導線時,游標上顯示紅色星行標簽,此時單擊滑鼠放置.
在引腳放置忽略標記
9. fpga數碼管顯示 原理圖輸入 引腳名稱修改 編譯不通過
錯了 ，你沒有看到前面的線嗎，一開始粗的，後面的是細的 ，你連錯了，你可以吧粗線後面的細線全部剪掉，然後從粗線開始連起，練到後面的輸出，不要從後面的輸出，練到前面的粗線，因為後面的輸出它默認連線時細線的，細線代表一位的意思，粗線代表多位的意思