quartus全編譯按鈕

1. quartus9 怎麼編輯波形，本人新手

首先，將你的電路文件（.bdf或者.v，.vhd等）全編譯。然後在工程下建立一個波形文件.vwf。然後打開它，雙稿橋擊左邊的空白欄（帶有Name的那部分消肆），點Node Finder按鈕，Filter選項改成Pins-all，注意Look in里要是你現在正在處理的工程，然後點擊List按鈕，就會出現一堆輸入（input）輸出端（output）或者雙向埠，全部選定鍵橋猛後點擊按鈕把它們從左邊復制到右邊，點擊OK。就可以看到.vwf里出現了很多的埠信號，他們統一被設成了低電平，如果要改變可以利用左邊的一系列按鈕，其中有置高電平的，有設置周期信號的，等等，這個自己研究一下就明白了。希望能幫到你~歡迎追問~

2. 求quartus2的詳細使用方法

Quartus II 的使用 2
1 工程建立 2
2 原理圖的輸入 5
3 文本編輯 （verilog） 15
4 波形模擬 16

Quartus II 的使用
在這里，首先用最簡單的實例向讀者展示使用Quartus II軟體的全過程。進入WINDOWS XP後，雙擊Quartus II圖標，屏幕如圖1.1所示。

圖 1.1 Quartus II 管理器
1.1 工程建立
使用 New Project Wizard，可以為工程指定工作目錄、分配工程名稱以及指定最高層設計實體的名稱。 還可以指定要在工程中使用的設計文件、其它源文件、用戶庫和 EDA 工具，以及目標器件系列和器件（也可以讓Quartus II 軟體自動選擇器件）。
建立工程的步驟如下：
（1） 選擇File菜單下New Project Wizard ，如圖1.2所示。

圖 1.2 建立項目的屏幕
（2） 輸入工作目錄和項目名稱，如圖1.3所示。可以直接選擇Finish，以下的設置過程可以在設計過程中完成。

圖 1.3 項目目錄和名稱

（3） 加入已鏈燃和有的設計文件到項目，可以直接選擇Next，設計文件可以在設計過程中加入，如圖1.4所示。

圖 1.4 加入設計文件
（4） 選擇設計器件，如圖1.5所示。

圖 1.5 選擇器件
（5） 選擇第三方EDA綜合、模擬和時序分析工具，如圖1.6所示。

圖 1.6 選擇EDA 工具
（6） 建立項目完成，顯示項目概要，如圖1.7所示。

圖 1.7 項目概要

1.2 原理圖的輸入
原理圖輸入的操作步驟如下：
（1） 選擇File 菜單下 New ，新建圖表/原理圖文件，如圖1.8
所示。

圖 1.8 新建原理圖文件
（2） 在圖1.9的空白處雙擊，屏幕如圖1.10所示：
（3） 在圖1.10的Symbol Name 輸入編輯框中鍵入dff後，單擊
ok按鈕。此時可看到游標上粘著被選的符號，將其移到合適的位置（參考圖 1.11）單擊滑鼠左鍵，使其固定；
（4） 重復（2）、（3）步驟，給圖中放一個input、not、output
符號，如圖1.11所示；在圖1.11中，將游標移到右側input右側待連線處單擊滑鼠左鍵後，再移動到D觸發器的左側單擊滑鼠左鍵，即可看到在input和D觸發器之間有一條線生成；

圖1.9 空白的圖形編輯器

圖1.10 選擇元件符號的屏幕

圖1.11 放置所有元件符號的屏幕
（5） 重復（4）的方法將DFF和output連起來，完成所有的連
線電路如圖1.12所示；
（6） 在圖1.12中，雙擊input_name使其襯低段宴變黑後，再鍵入
clk，及命名該輸入信號為clk，用相同的方法將輸出信號定義成Q；如圖1.13所示。
（7） 在圖1.13中單擊保存按鈕 ，以默認的try1 文件名保存，
文件後綴為bdf。

圖1.12 完成連線後的屏幕

圖1.13 完成全部連接線的屏幕
（8） 在圖1.8中，單擊編譯器快捷方式按鈕 ，完成編棚盯譯後，彈
出菜單報告錯誤和警告數目，並生成編譯報告如圖1.14所示；

圖1.14 完成編譯的屏幕
（9） 若需指定器件，選擇Assignments菜單下Device選項，屏
幕如圖1.15所示；

圖1.15 器件設置
（10） 完成如圖1.15所示的選擇後，單擊OK按鈕回到工作
環境；
（11） 根據硬體介面設計，對晶元管腳進行綁定。選擇
Assignments菜單下Pins選項；
（12） 雙擊對應管腳後Location空白框，出現下拉菜單中選
擇要綁定的管腳，如圖1.16所示；

圖1.16 管腳指定
（13） 在圖1.16中完成所有管腳的分配，並把沒有用到的引
腳設置為As input tri-stated, Assignments—Device—Device and Pin Options –Unused Pins，然後重新編譯項目；
（14） 對目標版適配下載，（此處認為實驗板已安裝妥當，有
關安裝方法見實驗板詳細說明）單擊 按鈕，屏幕顯示如圖1.17所示；

圖1.18 適配下載界面
（15） 選擇Hardware Setup ，如圖1.19所示；

圖1.19 下載硬體設置
（16） 在圖1.19中選擇添加硬體ByteBlasteMV or ByteBlaster II，如圖1.20所示；

圖1.20 添加下載硬體
（17） 可以根據需要添加多種硬體於硬體列表中，雙擊可選列表中需要的一種，使其出現在當前選擇硬體欄中（本實驗板採用ByteBlaster II 下載硬體），如圖1.21所示；

圖1.21 選擇當前下載硬體
（18） 選擇下載模式，本實驗板可採用兩種配置方式，AS模式對配置晶元下載，可以掉電保持，而JTGA模式對FPGA下載，掉電後FPGA信息丟失，每次上電都需要重新配置，如圖1.22所示；

圖1.22 選擇下載模式
（19） 選擇下載文件和器件，JTAG 模式使用後綴為sof 的文
件，AS模式使用後綴為pof的文件，選擇需要進行的操作，分別如圖1.23，圖1.24所示；使用AS模式時，還要設置Assignments 菜單下Device，如圖1.25，選擇圖1.25中Device & Pin Options，如圖1.26，選擇使用的配置晶元，編譯；

圖1.23 JTAG下載模式

圖1.24 AS下載模式

圖1.25 器件選項

圖1.25 配置晶元選擇
（20） 點擊Start按鍵，開始下載。
1.3 文本編輯 （verilog）
這一節中將向讀者簡單介紹如何使用Quartus II軟體進行文本編輯。
文本編輯（verilog）的操作如下：
（1） 建立我們的project2項目如下圖：

圖1.26 建立項目project2
（2） 在軟體主窗口單擊File菜單後，單擊New選項，選擇Verilog HDL File選項，如圖1.27所示：

圖1.27 新建Verilog HDL文件
（3） 單擊OK進入空白的文本編輯區，進行文本編輯，本節列舉一個D觸發器的例子，其完成後的屏幕如圖1.28所示；

圖1.28 完成編輯後的屏幕
（4） V文件名必須與模塊面相同，將dff1.v文件設置為頂層文
件，Project—Set as Top-level Entity
（5） 完成編輯後的步驟與完成原理圖編輯的步驟相同，請參考
1.1節有關內容。
（6） 利用v文件生成原理圖模塊。在v文件編輯界面中，
File—Creat/Update—Creat Symbol Files for Curent File.
1.4 波形模擬
下面以1.2節中project2為例，介紹使用Quartus II 軟體自帶的模擬器進行波形模擬的步驟。
（1） 打開project2 項目，新建波形模擬文件，如圖1.29；

圖1.29 新建矢量波形文件
（2） 在建立的波形文件左側一欄中，點擊滑鼠右鍵，在彈出菜單中選擇 Insert Node or Bus，如圖1.30所示；

圖1.29 矢量波形文件節點加入
（3） 在出現的圖1.30中，選擇Node Finder，將打開Node Finder 對話框，本試驗對輸入輸出的管腳信號進行模擬，所以在Filter 中選擇 Pins：all，點擊List 按鈕，如圖1.31所示；

圖1.30 節點加入工具框

圖1.31 Node Finder 對話框
（4） 在圖1.31左欄中選擇需要進行模擬的埠通過中間的按鈕加入到右欄中，點擊OK，埠加入到波形文件中，如圖1.32；

圖1.32 加入模擬節點後的波形圖
（5） 在圖1.32中，選擇一段波形，通過左邊的設置工具條，給出需要的值，設置完成激勵波形，保存後如圖1.33所示；

圖1.33 設置好激勵波形的波形文件
（6） 設置為功能模擬：Assignment—Timing Analysis Settings--
Simulator Settings—Simulation mode 選擇Functional, 生成網路表Processing—Generate Functional Simulation Netlist；
（7） 點擊快捷按鈕 ，開始模擬，完成後得到波形如圖1.34所示，根據分析，功能符合設計要求。

圖1.33 波形模擬結果

3. 你好！我電腦是window7系統，安裝Quartus.II.v10.0而且破解也成功了！可是不能編譯程序！編譯按鈕是灰色的

肯定沒建工程，或者工程文件與頂層文件名字不同，我就出現這樣情況。

4. 在WIN7下安裝的QUARTUS ii9.1，為什麼編譯之類的按鈕都是暗色的，不能用，是不是安裝有問題啊

我在WIN7下安裝的更低版本Quartus都沒有問題，所以不應該是兼謹碧陵容問題。

按鈕都是灰色的，是因為你第一步沒有新建工程吧？

如圖所示，先File-NewProjectWizard新建工程祥戚，然後再新建原理圖或者VHDL文件後慧友，那些按鈕就不是灰色的了。

5. Quartus II中的完全編譯包括幾個環節每個環節分別完成什麼功能

直接全編譯(Ctrl + L)就知道有哪些環節了
分析和綜合:這里主要是檢查每個源文件的語法錯誤,生成門級代碼,模塊之間的錯誤可能檢查不出來;
布局和布線:針對不同的器件進行優化,布局布線,這是關鍵步驟
匯編:產生編程文件,簡單的fpga工程就完了
完整的步驟還有時序約束,約束完再編譯,查看時序分析是否滿足條件,再修改,這是一個反復的過程,如果要用第三方的工具進行模擬還需要單獨生成對應的時序網表,包括一下模擬模型,延時輸出文件等

6. quartus II 全編譯出現嚴重警告

quartus II 全編譯出現嚴重警告按以下方式解決：散仔

首先看命令 derive_clock_uncertainty 的帆掘飢幫助，再根據自己的問題在態返*.sdc文件中加入

set_clock_uncertainty-setup -rise_from Clock -rise_to Clock 0.150

set_clock_uncertainty-hold -rise_from Clock -rise_to Clock 0.150

保存，重新編譯。嚴重警告就消失了。

7. quartus II的編譯器窗口在哪裡

quartusII的編譯器窗口的打寬返開方式如下：
1、點擊主菜慎蘆飢嘩運單的VIEW
在VIEW里找到utilitywindows
2、utilitywindows裡面找到projectnavigator(工程文件)andstatus(編譯狀態)就可以打開了。

8. quartus ii 9.1中，怎麼設置單獨對某個文件進行編譯

1.如果只是想檢測語法錯誤，編輯框晌攜左陪冊邊的工具按鈕中有一個叫analog
current
file的按鈕，用於檢測當前打開的文件語法錯誤
2.建議你一個文件一個文件的完成，quartus每次綜合都是將所有的蘆謹宏源文件都編譯一次，不管是否調用過

9. 在Quartus2下編譯程序的具體操作步驟是什麼，求各位懂的大神們指導一下

1.建立工程file -> new project wizard
2.建立文件file -> new -> verilog hdl或者vhdl，對想要編譯文件，在project navigator中選擇set as top-level entity，然後選擇start analysis & synthesis(兩個小箭頭的圖標)
3.建立模擬文件 file -> new -> vector waveform file ，添加要模擬的變數,保存（一定要手動保存），然後在主界面的Assignments -> settings 中的simulator settings中選擇 simulation mode為Functional(一般默認為timing,一定要改掉)，simulator input中先把剛剛建立好的模擬文件.vwf
4.模擬步驟：主界面Processing -> generate functional simulation netlist，然後點擊start simulation（藍色箭頭圖標）

10. quartus 2為什麼我的一個工程關閉後再次打開就不能重新編譯了

你要新建一個工程(.qpf)，在這個工程裡面建立.v或者.vhd文件，進行編寫，然後編譯。下次想接著編寫和編譯，必須首先打開該工程(.qpf)，然後再打開需要編譯的文件。工程文件和設計文件(代碼)必須在一個目錄下。