高速緩存演算法

⑴ 高速緩沖存儲器的讀取命中率

CPU在Cache中找到有用的數據被稱為命中，當Cache中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有2級Cache的CPU中，讀取L1Cache的命中率為80%。也就是說CPU從L1Cache中找到的有用數據占數據總量的80%，剩下的20%從L2Cache讀取。由於不能准確預測將要執行的數據，讀取L2的命中率也在80%左右（從L2讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。在一些高端領域的CPU中，我們常聽到L3Cache，它是為讀取L2Cache後未命中的數據設計的—種Cache，在擁有L3Cache的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，Cache中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出Cache，提高Cache的利用率。
Cache的替換演算法對命中率的影響。 當新的主存塊需要調入Cache並且它的可用空間位置又被占滿時，需要替換掉Cache的數據，這就產生了替換策略（演算法）問題。根據程序局部性規律可知：程序在運行中，總是頻繁地使用那些最近被使用過的指令和數據。這就提供了替換策略的理論依據。 替換演算法目標就是使Cache獲得最高的命中率。Cache替換演算法是影響代理緩存系統性能的一個重要因素，一個好的Cache替換演算法可以產生較高的命中率。常用演算法如下：
（1）隨機法（RAND法） 隨機替換演算法就是用隨機數發生器產生一個要替換的塊號，將該塊替換出去，此演算法簡單、易於實現，而且它不考慮Cache塊過去、現在及將來的使用情況，但是沒有利用上層存儲器使用的「歷史信息」、沒有根據訪存的局部性原理，故不能提高Cache的命中率，命中率較低。
（2）先進先出法（FIFO法） 先進先出（First-In-First-Out，FIFO）演算法。就是將最先進入Cache的信息塊替換出去。FIFO演算法按調入Cache的先後決定淘汰的順序，選擇最早調入Cache的字塊進行替換，它不需要記錄各字塊的使用情況，比較容易實現，系統開銷小，其缺點是可能會把一些需要經常使用的程序塊（如循環程序）也作為最早進入Cache的塊替換掉，而且沒有根據訪存的局部性原理，故不能提高Cache的命中率。因為最早調入的信息可能以後還要用到，或者經常要用到，如循環程序。此法簡單、方便，利用了主存的「歷史信息」， 但並不能說最先進入的就不經常使用，其缺點是不能正確反映程序局部性原理，命中率不高，可能出現一種異常現象。
（3）近期最少使用法（LRU法） 近期最少使用（Least Recently Used，LRU）演算法。這種方法是將近期最少使用的Cache中的信息塊替換出去。該演算法較先進先出演算法要好一些。但此法也不能保證過去不常用將來也不常用。 LRU法是依據各塊使用的情況，總是選擇那個最近最少使用的塊被替換。這種方法雖然比較好地反映了程序局部性規律，但是這種替換方法需要隨時記錄Cache中各塊的使用情況，以便確定哪個塊是近期最少使用的塊。LRU演算法相對合理，但實現起來比較復雜，系統開銷較大。通常需要對每一塊設置一個稱為計數器的硬體或軟體模塊，用以記錄其被使用的情況。

⑵ 高速緩沖存儲器的工作原理

高速緩沖存儲器通常由高速存儲器、聯想存儲器、替換邏輯電路和相應的控制線路組成。在有高速緩沖存儲器的計算機系統中，中央處理器存取主存儲器的地址劃分為行號、列號和組內地址三個欄位。於是，主存儲器就在邏輯上劃分為若干行；每行劃分為若乾的存儲單元組；每組包含幾個或幾十個字。高速存儲器也相應地劃分為行和列的存儲單元組。二者的列數相同，組的大小也相同，但高速存儲器的行數卻比主存儲器的行數少得多。
聯想存儲器用於地址聯想，有與高速存儲器相同行數和列數的存儲單元。當主存儲器某一列某一行存儲單元組調入高速存儲器同一列某一空著的存儲單元組時，與聯想存儲器對應位置的存儲單元就記錄調入的存儲單元組在主存儲器中的行號。
當中央處理器存取主存儲器時，硬體首先自動對存取地址的列號欄位進行解碼，以便將聯想存儲器該列的全部行號與存取主存儲器地址的行號欄位進行比較：若有相同的，表明要存取的主存儲器單元已在高速存儲器中，稱為命中，硬體就將存取主存儲器的地址映射為高速存儲器的地址並執行存取操作；若都不相同，表明該單元不在高速存儲器中，稱為脫靶，硬體將執行存取主存儲器操作並自動將該單元所在的那一主存儲器單元組調入高速存儲器相同列中空著的存儲單元組中，同時將該組在主存儲器中的行號存入聯想存儲器對應位置的單元內。
當出現脫靶而高速存儲器對應列中沒有空的位置時，便淘汰該列中的某一組以騰出位置存放新調入的組，這稱為替換。確定替換的規則叫替換演算法，常用的替換演算法有:最近最少使用演算法（LRU）、先進先出法（FIFO）和隨機法（RAND）等。替換邏輯電路就是執行這個功能的。另外，當執行寫主存儲器操作時，為保持主存儲器和高速存儲器內容的一致性，對命中和脫靶須分別處理。
主-輔存存儲層次 由於計算機主存容量相對於程序員所需要的容量來說總是太小，程序與數據從輔存調入主存是由程序員自己安排的，程序員必須花費很大精力和時間把大程序預先分成塊，確定好這些程序塊在輔存中的位置和裝入主存的地址，而且還要預先安排好程序運行時各塊如何和何時調入調出，因此存在存儲空間的分配問題。操作系統的形成和發展使得程序員盡可能擺脫主、輔存之間的地址定位，同時形成了支持這些功能的「輔助硬體」，通過軟體、硬體的結合，把主存和輔存統一成了一個整體，如圖所示。這時，由主存、輔存形成了一個存儲層次，即存儲系統。從整體看，其速度接近於主存的速度，其容量則接近於輔存的容量，而每位的平均價格也接近於廉價的慢速的輔存平均價格。這種系統不斷發展和完善，就逐步形成了現在廣泛使用的虛擬存儲系統。在系統中，應用程序員可用機器指令地址碼對整個程序統一編址，如同程序員具有對應這個地址碼寬度的全部虛存空間一樣。該空間可以比主存實際空間大得多，以致可以存得下整個程序。這種指令地址碼稱為虛地址（虛存地址、虛擬地址）或邏輯地址，其對應的存儲容量稱為虛存容量或虛存空間；而把實際主存的地址稱為物理地址、實（存）地址，其對應的存儲容量稱為主存容量、實存容量或實（主）存空間
主-輔存存儲層次 地址映象是指某一數據在內存中的地址與在緩沖中的地址，兩者之間的對應關系。下面介紹三種地址映象的方式。
1.全相聯方式
地址映象規則：主存的任意一塊可以映象到Cache中的任意一塊
(1) 主存與緩存分成相同大小的數據塊。
(2) 主存的某一數據塊可以裝入緩存的任意一塊空間中。如果Cache的塊數為Cb，主存的塊數為Mb，則映象關系共有Cb×Mb種。
目錄表存放在相關（聯）存儲器中，其中包括三部分：數據塊在主存的塊地址、存入緩存後的塊地址、及有效位（也稱裝入位）。由於是全相聯方式，因此，目錄表的容量應當與緩存的塊數相同。
優點：命中率比較高，Cache存儲空間利用率高。
缺點：訪問相關存儲器時，每次都要與全部內容比較，速度低，成本高，因而應用少。
2.直接相聯方式
地址映象規則： 主存儲器中一塊只能映象到Cache的一個特定的塊中。
(1) 主存與緩存分成相同大小的數據塊。
(2) 主存容量應是緩存容量的整數倍，將主存空間按緩存的容量分成區，主存中每一區的塊數與緩存的總塊數相等。
(3) 主存中某區的一塊存入緩存時只能存入緩存中塊號相同的位置。
主存中各區內相同塊號的數據塊都可以分別調入緩存中塊號相同的地址中，但同時只能有一個區的塊存入緩存。由於主、緩存塊號相同，因此，目錄登記時，只記錄調入塊的區號即可。主、緩存塊號及塊內地址兩個欄位完全相同。目錄表存放在高速小容量存儲器中，其中包括二部分：數據塊在主存的區號和有效位。目錄表的容量與緩存的塊數相同。
優點：地址映象方式簡單，數據訪問時，只需檢查區號是否相等即可，因而可以得到比較快的訪問速度，硬體設備簡單。
缺點：替換操作頻繁，命中率比較低。
3.組相聯映象方式
組相聯的映象規則：
(1) 主存和Cache按同樣大小劃分成塊。
(2) 主存和Cache按同樣大小劃分成組。
(3) 主存容量是緩存容量的整數倍，將主存空間按緩沖區的大小分成區，主存中每一區的組數與緩存的組數相同。
(4) 當主存的數據調入緩存時，主存與緩存的組號應相等，也就是各區中的某一塊只能存入緩存的同組號的空間內，但組內各塊地址之間則可以任意存放，即從主存的組到Cache的組之間採用直接映象方式；在兩個對應的組內部採用全相聯映象方式。
主存地址與緩存地址的轉換有兩部分，組地址是按直接映象方式，按地址進行訪問，而塊地址是採用全相聯方式，按內容訪問。組相聯的地址轉換部件也是採用相關存儲器實現。
優點：塊的沖突概率比較低，塊的利用率大幅度提高，塊失效率明顯降低。
缺點：實現難度和造價要比直接映象方式高。 1. 根據程序局部性規律可知：程序在運行中，總是頻繁地使用那些最近被使用過的指令和數據。這就提供了替換策略的理論依據。綜合命中率、實現的難易及速度的快慢各種因素，替換策略可有隨機法、先進先出法、最近最少使用法等。
（1）.隨機法（RAND法）
隨機法是隨機地確定替換的存儲塊。設置一個隨機數產生器，依據所產生的隨機數，確定替換塊。這種方法簡單、易於實現，但命中率比較低。
（2）.先進先出法（FIFO法）
先進先出法是選擇那個最先調入的那個塊進行替換。當最先調入並被多次命中的塊，很可能被優先替換，因而不符合局部性規律。這種方法的命中率比隨機法好些，但還不滿足要求。先進先出方法易於實現，
（3）.最近最少使用法（LRU法）
LRU法是依據各塊使用的情況， 總是選擇那個最近最少使用的塊被替換。這種方法比較好地反映了程序局部性規律。 實現LRU策略的方法有多種。
2 在多體並行存儲系統中，由於 I/O 設備向主存請求的級別高於 CPU 訪存，這就出現了 CPU 等待 I/O 設備訪存的現象，致使 CPU 空等一段時間，甚至可能等待幾個主存周期，從而降低了 CPU 的工作效率。為了避免 CPU 與 I/O 設備爭搶訪存，可在 CPU 與主存之間加一級緩存，這樣，主存可將 CPU 要取的信息提前送至緩存，一旦主存在與 I/O 設備交換時， CPU 可直接從緩存中讀取所需信息，不必空等而影響效率。
3 目前提出的演算法可以分為以下三類（第一類是重點要掌握的）：
（1）傳統替換演算法及其直接演化，其代表演算法有 ：①LRU（ Least Recently Used）演算法：將最近最少使用的內容替換出Cache ；②LFU（ Lease Frequently Used）演算法：將訪問次數最少的內容替換出Cache；③如果Cache中所有內容都是同一天被緩存的，則將最大的文檔替換出Cache，否則按LRU演算法進行替換 。④FIFO( First In First Out)：遵循先入先出原則，若當前Cache被填滿，則替換最早進入Cache的那個。
（2）基於緩存內容關鍵特徵的替換演算法，其代表演算法有：①Size替換演算法：將最大的內容替換出Cache②LRU— MIN替換演算法：該演算法力圖使被替換的文檔個數最少。設待緩存文檔的大小為S，對Cache中緩存的大小至少是S的文檔，根據LRU演算法進行替換；如果沒有大小至少為S的對象，則從大小至少為S/2的文檔中按照LRU演算法進行替換；③LRU—Threshold替換演算法：和LRU演算法一致，只是大小超過一定閾值的文檔不能被緩存；④Lowest Lacency First替換演算法：將訪問延遲最小的文檔替換出Cache。
（3）基於代價的替換演算法，該類演算法使用一個代價函數對Cache中的對象進行評估，最後根據代價值的大小決定替換對象。其代表演算法有：①Hybrid演算法：演算法對Cache中的每一個對象賦予一個效用函數，將效用最小的對象替換出Cache；②Lowest Relative Value演算法：將效用值最低的對象替換出Cache；③Least Normalized Cost Replacement（LCNR）演算法：該演算法使用一個關於文檔訪問頻次、傳輸時間和大小的推理函數來確定替換文檔；④Bolot等人 提出了一種基於文檔傳輸時間代價、大小、和上次訪問時間的權重推理函數來確定文檔替換；⑤Size—Adjust LRU（SLRU）演算法：對緩存的對象按代價與大小的比率進行排序，並選取比率最小的對象進行替換。

⑶ 高速緩存命中率的演算法問題

命中的話，讀寫時間為3ns，不命中，讀寫時間就是33ns，假設命中率是p，
則 3 x p + 33 x (1 - p) = 3.27，可以求出 p = 99.1%

⑷ 剛才有人說緩存還存在演算法關系,那麼有什麼演算法呢,怎樣來決定緩存的大小呢

當然有了，這里是說CPU的高速緩存，它採用一種特殊的演算法，可以「預知」你下一步要運行的程序，所以它會提前把一些需要的數據存在高速緩存中，如果命中率高的話，那你的電腦運行起來速度就很快。相對於沒有緩存的CPU，帶緩存的CPU運行速度要快得多，價格也差別很大。
緩存的大小時固定的，一旦CPU成型了，緩存也就是固定了，現在的CPU都有2M緩存。

你說的磁碟緩存，在我的電腦上點右鍵，屬性，高級，性能——設置，即可對緩存大小進行設置，大小一般是你物理內存的4倍。當然，如果你的物理內存大於1G，就不用再設置緩存了，因為物理內存足夠用。

⑸ 問下什麼是高速緩存

緩存（Cache memory）是硬碟控制器上的一塊內存晶元，具有極快的存取速度，它是硬碟內部存儲和外界介面之間的緩沖器。由於硬碟的內部數據傳輸速度和外界介面傳輸速度不同，緩存在其中起到一個緩沖的作用。緩存的大小與速度是直接關繫到硬碟的傳輸速度的重要因素，能夠大幅度地提高硬碟整體性能。當硬碟存取零碎數據時需要不斷地在硬碟與內存之間交換數據，如果有大緩存，則可以將那些零碎數據暫存在緩存中，減小外系統的負荷，也提高了數據的傳輸速度。
硬碟的緩存主要起三種作用：一是預讀取。當硬碟受到CPU指令控制開始讀取數據時，硬碟上的控制晶元會控制磁頭把正在讀取的簇的下一個或者幾個簇中的數據讀到緩存中（由於硬碟上數據存儲時是比較連續的，所以讀取命中率較高），當需要讀取下一個或者幾個簇中的數據的時候，硬碟則不需要再次讀取數據，直接把緩存中的數據傳輸到內存中就可以了，由於緩存的速度遠遠高於磁頭讀寫的速度，所以能夠達到明顯改善性能的目的；二是對寫入動作進行緩存。當硬碟接到寫入數據的指令之後，並不會馬上將數據寫入到碟片上，而是先暫時存儲在緩存里，然後發送一個「數據已寫入」的信號給系統，這時系統就會認為數據已經寫入，並繼續執行下面的工作，而硬碟則在空閑（不進行讀取或寫入的時候）時再將緩存中的數據寫入到碟片上。雖然對於寫入數據的性能有一定提升，但也不可避免地帶來了安全隱患——如果數據還在緩存里的時候突然掉電，那麼這些數據就會丟失。對於這個問題，硬碟廠商們自然也有解決辦法：掉電時，磁頭會藉助慣性將緩存中的數據寫入零磁軌以外的暫存區域，等到下次啟動時再將這些數據寫入目的地；第三個作用就是臨時存儲最近訪問過的數據。有時候，某些數據是會經常需要訪問的，硬碟內部的緩存會將讀取比較頻繁的一些數據存儲在緩存中，再次讀取時就可以直接從緩存中直接傳輸。
緩存容量的大小不同品牌、不同型號的產品各不相同，早期的硬碟緩存基本都很小，只有幾百KB，已無法滿足用戶的需求。2MB和8MB緩存是現今主流硬碟所採用，而在伺服器或特殊應用領域中還有緩存容量更大的產品，甚至達到了16MB、64MB等。
大容量的緩存雖然可以在硬碟進行讀寫工作狀態下，讓更多的數據存儲在緩存中，以提高硬碟的訪問速度，但並不意味著緩存越大就越出眾。緩存的應用存在一個演算法的問題，即便緩存容量很大，而沒有一個高效率的演算法，那將導致應用中緩存數據的命中率偏低，無法有效發揮出大容量緩存的優勢。演算法是和緩存容量相輔相成，大容量的緩存需要更為有效率的演算法，否則性能會大大折扣，從技術角度上說，高容量緩存的演算法是直接影響到硬碟性能發揮的重要因素。更大容量緩存是未來硬碟發展的必然趨勢。

⑹ CPU的問題

光看主頻是不夠的，這要全方面的比較
緩沖存儲器Cache是位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。

在Cache中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從Cache中調用，從而加快讀取速度。由此可見，在CPU中加入Cache是一種高效的解決方案，這樣整個內存儲器（Cache+內存）就變成了既有Cache的高速度，又有內存的大容量的存儲系統了。

Cache對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與Cache間的帶寬引起的。

高速緩存的工作原理

1、讀取順序

CPU要讀取一個數據時，首先從Cache中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入Cache中，可以使得以後對整塊數據的讀取都從Cache中進行，不必再調用內存。

正是這樣的讀取機制使CPU讀取Cache的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在Cache中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先Cache後內存。

2、緩存分類

前面是把Cache作為一個整體來考慮的，現在要分類分析了。Intel從Pentium開始將Cache分開，通常分為一級高速緩存L1和二級高速緩存L2。

在以往的觀念中，L1 Cache是集成在CPU中的，被稱為片內Cache。在L1中還分數據Cache（I-Cache）和指令Cache（D-Cache）。它們分別用來存放數據和執行這些數據的指令，而且兩個Cache可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。

在P4處理器中使用了一種先進的一級指令Cache——動態跟蹤緩存。它直接和執行單元及動態跟蹤引擎相連，通過動態跟蹤引擎可以很快地找到所執行的指令，並且將指令的順序存儲在追蹤緩存里，這樣就減少了主執行循環的解碼周期，提高了處理器的運算效率。

以前的L2 Cache沒集成在CPU中，而在主板上或與CPU集成在同一塊電路板上，因此也被稱為片外Cache。但從PⅢ開始，由於工藝的提高L2 Cache被集成在CPU內核中，以相同於主頻的速度工作，結束了L2 Cache與CPU大差距分頻的歷史，使L2 Cache與L1 Cache在性能上平等，得到更高的傳輸速度。 L2Cache只存儲數據，因此不分數據Cache和指令Cache。在CPU核心不變化的情況下，增加L2 Cache的容量能使性能提升，同一核心的CPU高低端之分往往也是在L2 Cache上做手腳，可見L2 Cache的重要性。現在CPU的L1 Cache與L2 Cache惟一區別在於讀取順序。

3、讀取命中率

CPU在Cache中找到有用的數據被稱為命中，當Cache中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有2級Cache的CPU中，讀取L1 Cache的命中率為80%。也就是說CPU從L1 Cache中找到的有用數據占數據總量的80%，剩下的20%從L2 Cache讀取。由於不能准確預測將要執行的數據，讀取L2的命中率也在80%左右（從L2讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。在一些高端領域的CPU（像Intel的Itanium）中，我們常聽到L3 Cache，它是為讀取L2 Cache後未命中的數據設計的—種Cache，在擁有L3 Cache的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。

為了保證CPU訪問時有較高的命中率，Cache中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出Cache，提高Cache的利用率。 緩存技術的發展

總之，在傳輸速度有較大差異的設備間都可以利用Cache作為匹配來調節差距，或者說是這些設備的傳輸通道。在顯示系統、硬碟和光碟機，以及網路通訊中，都需要使用Cache技術。但Cache均由靜態RAM組成，結構復雜，成本不菲，使用現有工藝在有限的面積內不可能做得很大，不過，這也正是技術前進的源動力，有需要才有進步

CPU的主頻，即CPU內核工作的時鍾頻率（CPU Clock Speed）。通常所說的某某CPU是多少兆赫的，而這個多少兆赫就是「CPU的主頻」。很多人認為CPU的主頻就是其運行速度，其實不然。CPU的主頻表示在CPU內數字脈沖信號震盪的速度，與CPU實際的運算能力並沒有直接關系。主頻和實際的運算速度存在一定的關系，但目前還沒有一個確定的公式能夠定量兩者的數值關系，因為CPU的運算速度還要看CPU的流水線的各方面的性能指標（緩存、指令集，CPU的位數等等）。由於主頻並不直接代表運算速度，所以在一定情況下，很可能會出現主頻較高的CPU實際運算速度較低的現象。比如AMD公司的AthlonXP系列CPU大多都能已較低的主頻，達到英特爾公司的Pentium 4系列CPU較高主頻的CPU性能，所以AthlonXP系列CPU才以PR值的方式來命名。因此主頻僅是CPU性能表現的一個方面，而不代表CPU的整體性能。
但是INTER得整體性能比較穩定，以為有大的緩存來支持，而AMD速度比較快，以速為勝，所以這都是個人見解，還要看自己的需要！

⑺ Cache的定義

中文譯為緩存

CACHE是一種加速內存或磁碟存取的裝置，可將慢速磁碟上的數據拷貝至快速的磁碟進行讀寫動作，以提升系統響應的速度。

其運作原理在於使用較快速的儲存裝置保留一份從慢速儲存裝置中所讀取數據且進行拷貝，當有需要再從較慢的儲存體中讀寫數據時，CACHE能夠使得讀寫的動作先在快速的裝置上完成，如此會使系統的響應較為快速。

舉例來說，存取內存 (RAM) 的速度較磁碟驅動器快非常多，所以我們可以將一部份的主存儲器保留當成磁碟CACHE，每當有磁碟讀取的需求時就把剛讀取的數據拷貝一份放在CACHE內存中，如果系統繼續要求讀取或寫入同一份數據或同一扇區 (sector) 時，系統可以直接從內存中的CACHE部分作讀寫的動作，這樣系統對磁碟的存取速度感覺上會快許多。

同樣的，靜態內存 (SRAM) 比動態內存 (DRAM) 的讀寫速度快，使用些靜態內存作為動態內存的CACHE，也可以提升讀寫的效率。

內存不全部使用SRAM取代DRAM 的原因，是因為SRAM的成本較DRAM高出許多。

使用CACHE的問題是寫入CACHE中的數據如果不立即寫回真正的儲存體，一但電源中斷或其它意外會導致數據流失；但若因而每次都將數據寫寫回真正的儲存體，又將會使得CACHE只能發揮加速讀取的功能，而不能加速寫入的速度，這樣的狀況使得CACHE寫入的方式分為兩類:

1. Write-Through: 每次遇到寫入時就將數據寫入真正的儲存體。

2. Write-Back: 遇到寫入時不一定回寫，只紀錄在CACHE內，並將該份數據標示為已更改(dirty)，等系統有空或等到一定的時間後再將數據寫回真正的儲存體，這種做法是承擔一點風險來換取效率。

由於很多時候系統不只有重復讀寫同一塊區域，使用兩組各自獨立的CACHE效能通常比只使用一組較佳，這稱為 2-Ways Associate，同樣的，使用四組CACHE則稱為4ways Associate，但更多組的CACHE會使得演算法相對的復雜許多。

CACHE的效能依演算法的使用而有好壞之分，估量的單位通常使用命中率 (hits)，命中率較高者較佳。

新式的CPU上也有內建的CACHE，稱為 LEVEL 1 (L1) 快取， 由於與 CPU 同頻率運作，能比在主機板上的 LEVEL 2 (L2) CACHE提供更快速的存取效能。

⑻ 關於CPU 2級緩存是怎麼計算的

CPU緩存（Cache Memoney）位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。

緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。

正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。

最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把 CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（I-Cache）和指令緩存（D-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時，還新增了一種一級追蹤緩存，容量為12KB.

隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。

二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。

CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。

為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。

CPU產品中，一級緩存的容量基本在4KB到18KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。

雙核心CPU的二級緩存比較特殊，和以前的單核心CPU相比，最重要的就是兩個內核的緩存所保存的數據要保持一致，否則就會出現錯誤，為了解決這個問題不同的CPU使用了不同的辦法：

Intel雙核心處理器的二級緩存
目前Intel的雙核心CPU主要有Pentium D、Pentium EE、Core Duo三種，其中Pentium D、Pentium EE的二級緩存方式完全相同。Pentium D和Pentium EE的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，8xx系列的Smithfield核心CPU為每核心1MB，而9xx系列的Presler核心CPU為每核心2MB。這種CPU內部的兩個內核之間的緩存數據同步是依靠位於主板北橋晶元上的仲裁單元通過前端匯流排在兩個核心之間傳輸來實現的，所以其數據延遲問題比較嚴重，性能並不盡如人意。
Core Duo使用的核心為Yonah，它的二級緩存則是兩個核心共享2MB的二級緩存，共享式的二級緩存配合Intel的「Smart cache」共享緩存技術，實現了真正意義上的緩存數據同步，大幅度降低了數據延遲，減少了對前端匯流排的佔用，性能表現不錯，是目前雙核心處理器上最先進的二級緩存架構。今後Intel的雙核心處理器的二級緩存都會採用這種兩個內核共享二級緩存的「Smart cache」共享緩存技術。

AMD雙核心處理器的二級緩存
Athlon 64 X2 CPU的核心主要有Manchester和Toledo兩種，他們的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，Manchester核心為每核心512KB，而Toledo核心為每核心1MB。處理器內部的兩個內核之間的緩存數據同步是依靠CPU內置的System Request Interface(系統請求介面，SRI)控制，傳輸在CPU內部即可實現。這樣一來，不但CPU資源佔用很小，而且不必佔用內存匯流排資源，數據延遲也比Intel的Smithfield核心和Presler核心大為減少，協作效率明顯勝過這兩種核心。不過，由於這種方式仍然是兩個內核的緩存相互獨立，從架構上來看也明顯不如以Yonah核心為代表的Intel的共享緩存技術Smart Cache。

⑼ 計算機中為什麼要採用高速緩存器(CACHE)

是為了解決低速的外設和高速的CPU之間速度不匹配的問題。

主要由三大部分組成：

1、Cache存儲體：存放由主存調入的指令與數據塊。

2、地址轉換部件：建立目錄表以實現主存地址到緩存地址的轉換。

3、替換部件：在緩存已滿時按一定策略進行數據塊替換，並修改地址轉換部件。

在有高速緩沖存儲器的計算機系統中，中央處理器存取主存儲器的地址劃分為行號、列號和組內地址三個欄位。

於是，主存儲器就在邏輯上劃分為若干行；每行劃分為若乾的存儲單元組；每組包含幾個或幾十個字。高速存儲器也相應地劃分為行和列的存儲單元組。二者的列數相同，組的大小也相同，但高速存儲器的行數卻比主存儲器的行數少得多。

(9)高速緩存演算法擴展閱讀

當中央處理器存取主存儲器時，高速緩存器首先自動對存取地址的列號欄位進行解碼，以便將聯想存儲器該列的全部行號與存取主存儲器地址的行號欄位進行比較：若有相同的，表明要存取的主存儲器單元已在高速存儲器中，稱為命中，硬體就將存取主存儲器的地址映射為高速存儲器的地址並執行存取操作。

若都不相同，表明該單元不在高速存儲器中，稱為脫靶，硬體將執行存取主存儲器操作並自動將該單元所在的那一主存儲器單元組調入高速存儲器相同列中空著的存儲單元組中，同時將該組在主存儲器中的行號存入聯想存儲器對應位置的單元內。

當出現脫靶而高速存儲器對應列中沒有空的位置時，便淘汰該列中的某一組以騰出位置存放新調入的組，這稱為替換。確定替換的規則叫替換演算法，常用的替換演算法有:最近最少使用演算法（LRU）、先進先出法（FIFO）和隨機法（RAND）等。

替換邏輯電路就是執行這個功能的。另外，當執行寫主存儲器操作時，為保持主存儲器和高速存儲器內容的一致性，對命中和脫靶須分別處理。

⑽ 請問高速緩存是什麼意思懇請高手指點！回答正確即可被採納！

高速緩存

緩存（Cache memory）是硬碟控制器上的一塊內存晶元，具有極快的存取速度，它是硬碟內部存儲和外界介面之間的緩沖器。由於硬碟的內部數據傳輸速度和外界介面傳輸速度不同，緩存在其中起到一個緩沖的作用。緩存的大小與速度是直接關繫到硬碟的傳輸速度的重要因素，能夠大幅度地提高硬碟整體性能。當硬碟存取零碎數據時需要不斷地在硬碟與內存之間交換數據，如果有大緩存，則可以將那些零碎數據暫存在緩存中，減小外系統的負荷，也提高了數據的傳輸速度。

硬碟的緩存主要起三種作用：一是預讀取。當硬碟受到CPU指令控制開始讀取數據時，硬碟上的控制晶元會控制磁頭把正在讀取的簇的下一個或者幾個簇中的數據讀到緩存中（由於硬碟上數據存儲時是比較連續的，所以讀取命中率較高），當需要讀取下一個或者幾個簇中的數據的時候，硬碟則不需要再次讀取數據，直接把緩存中的數據傳輸到內存中就可以了，由於緩存的速度遠遠高於磁頭讀寫的速度，所以能夠達到明顯改善性能的目的；二是對寫入動作進行緩存。當硬碟接到寫入數據的指令之後，並不會馬上將數據寫入到碟片上，而是先暫時存儲在緩存里，然後發送一個「數據已寫入」的信號給系統，這時系統就會認為數據已經寫入，並繼續執行下面的工作，而硬碟則在空閑（不進行讀取或寫入的時候）時再將緩存中的數據寫入到碟片上。雖然對於寫入數據的性能有一定提升，但也不可避免地帶來了安全隱患——如果數據還在緩存里的時候突然掉電，那麼這些數據就會丟失。對於這個問題，硬碟廠商們自然也有解決辦法：掉電時，磁頭會藉助慣性將緩存中的數據寫入零磁軌以外的暫存區域，等到下次啟動時再將這些數據寫入目的地；第三個作用就是臨時存儲最近訪問過的數據。有時候，某些數據是會經常需要訪問的，硬碟內部的緩存會將讀取比較頻繁的一些數據存儲在緩存中，再次讀取時就可以直接從緩存中直接傳輸。

緩存容量的大小不同品牌、不同型號的產品各不相同，早期的硬碟緩存基本都很小，只有幾百KB，已無法滿足用戶的需求。2MB和8MB緩存是現今主流硬碟所採用，而在伺服器或特殊應用領域中還有緩存容量更大的產品，甚至達到了16MB、64MB等。

大容量的緩存雖然可以在硬碟進行讀寫工作狀態下，讓更多的數據存儲在緩存中，以提高硬碟的訪問速度，但並不意味著緩存越大就越出眾。緩存的應用存在一個演算法的問題，即便緩存容量很大，而沒有一個高效率的演算法，那將導致應用中緩存數據的命中率偏低，無法有效發揮出大容量緩存的優勢。演算法是和緩存容量相輔相成，大容量的緩存需要更為有效率的演算法，否則性能會大大折扣，從技術角度上說，高容量緩存的演算法是直接影響到硬碟性能發揮的重要因素。更大容量緩存是未來硬碟發展的必然趨勢。