可編程模擬器件isppac全稱

㈠ 單片機，PSoc和FPGA有什麼區別和聯系

單片機、PSOC、FPGA三者的主要區別
PSoC 相當於MCU+可編程模擬外圍電路+可編程數字外圍電路。
FPGA是可編程數字外圍電路。
現在的單片機一般是mcu+有限的固定的模擬或數字外圍

PSoC 的最大特點就是集成度高，設計靈活。可以看成是MCU，FPGA/CPLD,ispPAC集合，呵呵。
1.它裡麵包含MCU(psoc1為m8c,psoc3為51，psoc5為arm Cortex-M3)，這是和你講的那幾種是有區別的。它可以很方便的實現系統設計，雖然fpga可以通過設計實現軟核，但增加了設計難度，性能也達不到硬核的程度。
2.PSoC還包含可編程數字模塊（類似FPGA/CPLD），以及可編程模擬模塊（類似ispPAC），即具有處處理數字和模擬兩種信號的能力，此外，psoc具有的a/d,d/a模塊解決了兩種信號的介面問題
3.PSoC設計很簡單，並且可以實現重構
4.psoc除了具備一般單片機的資源外，還有可編程時鍾，低電壓檢測，升壓泵，內部精密參考電壓等等資源

㈡ 有源濾波的有源濾波器的設計

1．熟悉ispPAC80可編程模擬器件的結構、功能。
2．掌握可編程模擬器件設計有源濾波器的方法。
3．學會使用PAC-Designer軟體進行有源濾波器的設計。
4．學會有源濾波器的幅頻、相頻特性曲線的測試方法。 （一）設計原理
濾波器是一種能使有用頻率信號通過而同時抑制（或衰減）無用頻率信號的電子電路或裝置。在工程上，常用它來進行信號處理，數據傳送或抑制干擾等。以往濾波器主要採用無源元件R、L、和C組成，目前一般用集成運放、R、C組成，常稱為有源濾波器。
在一個實際的電子系統中，有時輸入信號往往受干擾等原因而含有一些不必要的成分，應當把它衰減到足夠小的程度。而在另一些場合，有時我們需要的信號和別的信號混在一起，應當 設法把我們需要的信號挑出來。要解決這些問題都需要採用有源濾波器。
用在系統可編程模擬器件實現有源濾波器的設計非常方便。通常用三個運算放大器就可以實現雙二階型函數的電路。而雙二階型函數能實現所有的濾波器函數，如低通、高通、帶通、帶阻。雙二階函數的表達式如3-17-1所示，式中m=1或0，n=1或0。
3-17-1
這種電路的靈敏度相當低，電路容易調整。另一個顯著特點是只需增加少量的元件就能實現各種濾波函數。3.16節可知ispPAC10、ispPAC20器件結構與功能，實現這樣的電路很容易。首先討論低通濾波器的轉移函數如3-17-2式。
3-17-2
3-17-3
3-17-4
3-17-4式可寫成3-17-5式形式
b=k1k2 3-17-5
3-17-1為雙二階有源濾波器方框圖。
不難看出方框圖中的函數可以分別用反相器電路、積分電路、有損積分電路來實現。把各個運算放大器電路代入3-17-1的方框圖即可得到3-17-2電路。
然而現在已不再需要電阻、電容、運放搭電路了，調試電路了。利用在系統可編程器件可以很方便的實現此電路。ispPAC10能夠實現方框圖中的每一個功能塊。PAC塊可以對兩個信號進行求和或求差，K為可編程增益，電路中把K11、K12、K22設置成+1，把K12設置成-1。因此三運放的雙二階型函數的電路用兩PAC塊就可以實現。在開發軟體中使用原理圖輸入方式，把兩個PAC塊連接起來。
電路的CF是反饋電容值，Re是輸入運放的等效電阻。其值為250kΩ。兩個PAC塊是輸出分別為Vo1和Vo2。可以分別得到兩個表達式，3-17-6表達式為帶通函數、
3-17-6
3-17-7表達式為低通函數
3-17-7
實際利用ispPAC進行濾波器的設計時，一般在其開發軟體PAC-Designer中含有一個宏，專門用於濾波器的設計，設計者只要根據所要求選擇不同類型，不同性能指標的濾波器配置電路，不需要自己連接電路，只要輸入濾波器的相應指標。如fo、Q等參數，即可自動產生濾波器電路。例如：用ispPAC10或ispPAC20設計時，需要在自動生產的濾波器電路里設置相應的增益和電容值。然後用模擬器模擬出所設計濾波器的幅頻和相頻特性。並與現實進行較，是否符合技術要求。
例如：根據3-17-6和3-17-7給出的方程，輸入相應的技術指標，便可以在PAC Designer軟體中濾波器設計的宏里自動產生雙二階濾波器電路，增益和相應電容值根據需要進行設置。開發軟體中還有一個模擬器，用於模擬濾波器的幅頻和相頻特性。
（二）.ispPAC器件設計有源濾波器舉例
ispPAC80是lattice公司繼ispPAC10和ispPAC20後推出的一種專門用來實現高性能連續時間低通濾波器的模擬可編程器件。該器件內部包含了儀表放大器增益級，內核是一個五階濾波器，其軟體設計方法與ispPAC10、ispPAC20稍有不同。
每一片ispPAC80器件可以同時存儲兩組不同參數的五階濾波器配置（cfgA和cfgB）,在進行設計前其默認值是空的（cfgA.unknown,cfgB.unknown）。ispPAC80軟體庫中含有八千多種不同類型和參數的五階濾波器庫，設計者可以調用該庫從而方便地完成設計。例如：先設計第一個配置(cfgA)：雙擊cfA unkown所在的矩形框，產生如圖3-17-7所示的五階濾波器庫。
該庫中含有各種不同類型的濾波器，如薩頓斯濾波器(Satons)、巴塞爾濾波器（Bessel）、線性濾波器、高斯濾波器（Gaussian），巴特沃斯濾波器（Butterworth）、橢圓濾波器等，每種類型的濾波器根據其參數值的不同，又分為不同的具體型號，共8244種。設計者只需要具備關於濾波器技術指標等知識，如通帶頻率、止帶頻率、止帶衰減，相位線性度，群延時等。設計者根據所需要的設計的目標濾波器的各項指標的數據，從資料庫里挑選出與目標技術指標比較接近（相差不會超過3.0﹪）的組構方案。比如根據設計設計要求選定一種濾波器，如第4001種（ID號為4000）的橢圓濾波器，雙擊該ID號，將該種濾波器拷貝進ispPAC80的第一組配置ConfigurationA中。
雙擊輸入使用運放IA圖形，可以調整輸入增益倍數（1.2.5或10）。同樣，雙擊wakeup=cfgA的梯形圖標，可以設置激活配置cfgA或cfgB。在上述設計輸入完畢後，軟體就可自動完成對濾波器的電路進行連接與參數配置。設計輸入完畢後，按Tool=Run Simulator菜單，可對設計進行模擬，方法與3.16節相同。若模擬結果仍與設計要求有所偏差，則還可以調整3-17-8中濾波器的參數C1、C2、C3、C4、L2、L4和C5（雙擊該處即可進入參數調整狀態）。
（二）spPAC80的特性曲線如3-17-10所示，供設計參考 1. 低通五階濾波器增益為1，轉折頻率為10kHz，通帶內允許最大波動為±1dB。
2. 設計一雙二階有源濾波器，要求實現低通、帶通、高通輸出。帶通中心頻率fo為10kHz，低通、高通轉折頻率均為10kHz，增益為2。 1．畫出所設計有源濾波器原理圖
2．用PAC-Designer軟體根據設計要求設計出濾波器，列印出模擬曲線，並把設計好的濾波器下載到相應的晶元里。
3. 在實驗儀器對晶元進行測試，晶元里的濾波器性能指標是否符合要求。
五.實驗儀器及器件
所用儀器同3.16
ispPAC20、ispPAC10、ispPAC80適配板各一塊。
有源濾波器
70年代初期，日本學者就提出了有源濾波器APF(Active Power Filter)的概念，即利用可控的功率半導體器件向電網注入與原有諧波電流幅值相等、相位相反的電流，使電源的總諧波電流為零，達到實時補償諧波電流的目的。
與無源濾波器相比，AFP具有高度可控性和快速響應性，能補償各次諧波，可抑制閃變、補償無功，有一機多能的特點;濾波特性不受系統阻抗的影響，可消除與系統阻抗發生諧振的危險;具有自適應功能，可自動跟蹤補償變化著的諧波。

㈢ LATTICE公司簡介

Lattice在PLD領域發展多年，擁有眾多產品系列，目前主流產品是 ispMACH4000，MachXO系列CPLD和LatticeEC/ECP系列FPGA，此外，在混合信號晶元上，也有諸多建樹，如可編程模擬晶元ispPAC，可編程電源管理，時鍾管理等

Lattice（中文名：萊迪思）是ISP（在線可編程）技術的發明者，ISP技術極大的促進了PLD產品的發展，80年代和90年代初是其高速發展的黃金時期。Lattice中小規模PLD/FPGA比較有特色，種類齊全，性能不錯。99年Lattice收購Vantis（原AMD子公司）,2001年收購Lucent微電子的FPGA部門，2004年以後開始大規模進入FPGA領域，是世界第三大可編程邏輯器件供應商。目前Lattice公司在上海設有研發部門。

㈣ 什麼是可編程邏輯器件

可編程邏輯器件，英文全稱為：programmable logic device 即 PLD，PLD是作為一種通用集成電路產生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設計一般的數字系統的需要。

這樣就可以由設計人員自行編程而把一個數字系統「集成」在一片PLD上，而不必去請晶元製造廠商設計和製作專用的集成電路晶元了；PLD與一般數字晶元不同的是：PLD內部的數字電路可以在出廠後才規劃決定，有些類型的PLD也允許在規劃決定後再次進行變更、改變，而一般數字晶元在出廠前就已經決定其內部電路，無法在出廠後再次改變，事實上一般的模擬晶元、混訊晶元也都一樣，都是在出廠後就無法再對其內部電路進行調修。

(4)可編程模擬器件isppac全稱擴展閱讀：

邏輯器件可分為兩大類 - 固定邏輯器件和可編程邏輯器件。 一如其名，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能 - 一旦製造完成，就無法改變。

另一方面，可編程邏輯器件（PLD）是能夠為客戶提供范圍廣泛的多種邏輯能力、特性、速度和電壓特性的標准成品部件 - 而且此類器件可在任何時間改變，從而完成許多種不同的功能。

㈤ 大規模可編程邏輯器件的發展歷史

PLD誕生及簡單PLD發展階段
二十世紀七十年代,熔絲編程的PROM(ProgrammableReadOnlyMemory)和PLA(ProgrammableLogicArray)的出現，標志著PLD的誕生。可編程邏輯器件最早是根據數字電子系統組成基本單元-門電路可編程來實現的,任何組合電路都可用與門和或門組成,時序電路可用組合電路加上存儲單元來實現.早期PLD就是用可編程的與陣列和(或)可編程的或陣列組成的。
PROM是採用固定的與陣列和可編程的或陣列組成的PLD,由於輸入變數的增加會引起存儲容量的急劇上升，只能用於簡單組合電路的編程。PLA是由可編程的與陣列和可編程的或陣列組成的，克服了PROM隨著輸入變數的增加規模迅速增加的問題，利用率高，但由於與陣列和或陣列都可編程,軟體演算法復雜，編程後器件運行速度慢，只能在小規模邏輯電路上應用。現在這兩種器件在EDA上已不再採用，但PROM作為存儲器，PLA作為全定製ASIC設計技術，還在應用。
二十世紀七十年代末，AMD公司對PLA進行了改進，推出了PAL(ProgrammableArrayLogic)器件，PAL與PLA相似，也由與陣列和或陣列組成，但在編程接點上與PAL不同,而與PROM相似，或陣列是固定的，只有與陣列可編程。或陣列固定與陣列可編程結構，簡化了編程演算法,運行速度也提高了，適用於中小規模可編程電路。但PAL為適應不同應用的需要，輸出I/O結構也要跟著變化，輸出I/O結構很多，而一種輸出I/O結構方式就有一種PAL器件，給生產，使用帶來不便。且PAL器件一般採用熔絲工藝生產，一次可編程，修改電路需要更換整個PAL器件，成本太高。現在PAL已被GAL所取代。
以上可編程器件，都是乘積項可編程結構，都只解決了組合邏輯電路的可編程問題，對於時序電路，需要另外加上鎖存器，觸發器來構成，如PAL加上輸出寄存器，就可實現時序電路可編程。 乘積項可編程結構PLD發展與成熟階段
二十世紀八十年代初，Lattice(萊迪思)公司開始研究一種新的乘積項可編程結構PLD。1985年推出了一種在PAL基礎上改進的GAL(GenericArrayLogic)器件。GAL器件首次在PLD上採用EEPROM工藝，能夠電擦除重復編程，使得修改電路不需更換硬體，可以靈活方便地應用，乃至更新換代。
在編程結構上，GAL沿用了PAL或陣列固定與陣列可編程結構，而對PAL的輸出I/O結構進行了改進，增加了輸出邏輯宏單元OLMC(outputLogicMacroCell),OLMC設有多種組態，使得每個I/O引腳可配置成專用組合輸出,組合輸出雙向口，寄存器輸出,寄存器輸出雙向口，專用輸入等多種功能，為電路設計提供了極大的靈活性。同時，也解決了PAL器件一種輸出I/O結構方式就有一種器件的問題，具有通用性。而且GAL器件是在PAL器件基礎上設計的，與許多PAL器件是兼容的，一種GAL器件可以替換多種PAL器件，因此，GAL器件得到了廣泛的應用.目前，GAL器件主要應用在中小規模可編程電路，而且，GAL器件也加上了ISP功能，稱ispGAL器件。
二十世紀八十年代中期,ALTERA(阿特喇)公司推出了EPLD(ErasablePLD)器件,EPLD器件比GAL器件有更高的集成度,採用EPROM工藝或EEPROM工藝,可用紫外線或電擦除,適用於較大規模的可編程電路,也獲得了廣泛的應用. 復雜可編程器件發展與成熟階段
二十世紀八十年代中期,Xilinx(西林克司)公司提出了現場可編程(FieldProgrammability)的概念,並生產出世界上第一片FPGA器件,FPGA是現場可編程門陣列(FieldProgrammableGateArray)的英文縮寫,現在已經成了大規模可編程邏輯器件中一大類器件的總稱.FPGA器件一般採用SRAM工藝,編程結構為可編程的查找表(Look-UpTable,LUT)結構.FPGA器件的特點是電路規模大,配置靈活,但SRAM需掉電保護,或開機後重新配置.
二十世紀八十年代末,Lattice公司提出了在系統可編程(In-SystemProgrammability,ISP)的概念,並推出了一系列具有ISP功能的CPLD器件,將PLD的發展推向了一個新的發展時期.CPLD即復雜可編程邏輯器件()的英文縮寫,Lattice公司推出CPLD器件開創了PLD發展的新紀元,也即復雜可編程邏輯器件的快速推廣與應用.CPLD器件採用EEPROM工藝,編程結構在GAL器件基礎上進行了擴展和改進,使得PLD更加靈活,應用更加廣泛.
復雜可編程邏輯器件現在有FPGA和CPLD兩種主要結構,進入二十世紀九十年代後,兩種結構都得到了飛速發展,尤其是FPGA器件現在已超過CPLD,走入成熟期,因其規模大,拓展了PLD的應用領域.目前,器件的可編程邏輯門數已達上千萬門以上,可以內嵌許多種復雜的功能模塊,如CPU核,DSP核,PLL(鎖相環)等,可以實現單片可編程系統(SystemonProgrammableChip,SoPC).
拓展了的在系統可編程性(ispXP),是Lattice公司集中了E2PROM和SRAM工藝的最佳特性而推出的一種新的可編程技術.ispXP兼收並蓄了E2PROM的非易失單元和SRAM的工藝技術,從而在單個晶元上同時實現了瞬時上電和無限可重構性.ispXP器件上分布的E2PROM陣列儲存著器件的組態信息.在器件上電時,這些信息以並行的方式被傳遞到用於控制器件工作的SRAM位.新的ispXFPGATMFPGA系列與ispXPLDTMCPLD系列均採用了ispXP技術.
現在,除了數字可編程器件外,模擬可編程器件也受到了大家的重視,Lattice公司提供有ispPAC系列產品供選用.

㈥ FPGA/CPLD應用設計200例的目錄

上冊
第1篇FPGA/CPLD典型應用設計實例
1.1FFT（快速傅里葉變換）的FPGA設計與實現
1.2數字式存儲示波器
1.3汽車尾燈控制電路設計
1.4數字鍾電路設計
1.5數字調制(FSK)信號發生器
1.6電子數字鬧鍾
1.7函數發生器設計
1.8偽隨機序列發生器
1.9多功能點陣牌電路設計
1.10光通信PDH的標准偽隨機圖案發生器設計
1.11數字秒錶
1.12電子密碼鎖
1.13數字電壓表
1.14自動交通控制系統
1.15交通信號燈控制器
1.16交通控制燈邏輯電路系統設計
1.17十字路口交通管理信號燈系統設計
1.18交通燈控製程序設計
1.19交通燈電路設計
1.20無線通信中的全數字調制器設計
1.21無線通信中的全數字解調器設計
1.22採用VHDL語言設計的數字頻率計
1.23數字顯示頻率計
1.24簡易數字頻率計設計
1.254位數字頻率計
1.26採用VerilogHDL語言設計的頻率計
1.27簡易頻率計電路設計
1.28簡易頻率計設計
1.29電子數字鍾
1.30採用VerilogHDL語言設計的電子數字鍾
1.31採用VHDL語言設計的電子數字鍾
1.32電子時鍾電路設計
1.33計時器
1.34波形發生器電路設計
1.35LED數碼管動態顯示設計
1.36流水燈電路設計
1.37直流步進電機控制電路設計
1.38ADC電壓測量電路設計
1.39簡易電子鍾設計
1.40數字搶答器
1.41序列檢測器
1.42UART通用非同步串列口設計
1.43簡易周期信號測試儀
1.44序列信號發生器
1.45通信、雷達和遙測用序列檢測器的設計
1.46數字密碼鎖
1.47偽隨機序列信號發生器設計
1.48FIFO存儲器的VHDL描述
1.49採用VerilogHDL語言設計的UART通用非同步收發器．
1.50倍頻電路
1.51雙向數據轉換器
1.52鍵盤電路
1.53數碼LED顯示器
1.54多位加法器電路
1.556位數碼管動態掃描及解碼電路
1.56非2的冪次分頻電路
1.57非整數分頻電路
1.58常用電路的VHDL描述
1.59同步一百進制計數器的設計
1.60門電路設計
1.61時序電路設計
1.62組合邏輯電路設計
1.63頻率合成技術——基於FPGA的直接數字合成器(DDS)設計
1.64串列通信MAX232介面電路設計
1.652的冪次分頻電路
1.66環形計數器與扭環形計數器
1.678位可逆計數器和三角波發生器
1.68並/串轉換器
1.694選1數據選擇器
1.704位二進制數/8421BCD碼
1.71移位寄存器設計
1.72三進制計數器設計
1.73移位型控制器的設計與實現
1.74存儲器介面電路設計
1.754位加法器設計
1.76乘法器設計
1.77解碼器設計
1.78可變模計數器設計
1.79整數增益放大器設計與測試
1.80濾波器的設計與測試
1.81比較器的設計與測試
1.82帶阻有源濾波器設計
1.83線性反饋移位寄存器LFSR的FPGA設計與實現
1.84線性分析、循環碼編碼解碼器的FPGA設計與實現
1.85數據傳輸與I/O介面標准
1.86非同步收發器
1.87有限脈沖響應(FIR)數字濾波器的FPGA設計與實現
1.88逐次逼近型ADC
1.89乘法器的FPGA設計與實現
1.90匯流排仲裁電路的設計
1.91ALU（算術邏輯部件）設計
1.92脈沖分配器設計
1.93二進制碼/格雷碼的轉換
1.94直接序列擴頻通信系統設計
1.95並/串轉換模塊設計
1.96移位相加模塊設計
1.97時延環節模塊設計
1.98多波形發生器設計
1.99三位乘法器設計
1.100小信號測量系統
1.101單片電路設計
1.102簡易數字鎖
1.103交通燈控制器
1.104閃爍燈和流水燈設計與模擬
1.1053DES演算法的FPGA實現及其在3DES-PCI安全卡中的應用
1.106邊界掃描測試
1.107交通信號燈
1.108交通燈監視電路設計
1.109漢字顯示
1.110漢字顯示電路設計
1.111洗衣機控制電路設計
1.112籃球30s可控計時器設計
1.113悅耳的音響設計
1.114樂曲演奏電路設計
1.115多音階電子琴電路設計
1.116《友誼地久天長》樂曲演奏電路設計
1.117軟體無線電內插濾波器設計
1.118量程自動轉換的數字式頻率計
1.119游戲電路設計
1.120全自動電梯控制電路
1.1218位二進制乘法電路
1.122自動售郵票機
參考文獻
下冊
第2篇FPGA/CPLD產品設計、開發技巧與秘訣
2.1如何根據項目選擇器件
2.2可編程器件的選擇原則
2.3確定初步方案的方法與技巧
2.4基於可編程邏輯器件的數字系統的設計流程
2.5掌握常用FPGA/CPLD
2.6EDA技術的基本設計方法
2.7數字系統設計中的低功耗設計方法
2.8動態可編程重構技術
2.9多級邏輯的設計技巧
2.10VerilogHDL設計方法與技巧
2.11FPGA設計的穩定性探討
2.12同步電路設計技巧
2.13圖形設計法的實用技術
2.14狀態機設計技巧
2.15存儲器的VHDL實現方法與技巧
2.16存儲器設計典型實例
2.17隻讀存儲器
2.18比較器
2.19多路選擇器
2.20三態匯流排
2.21m序列的產生和性質
2.22對具體某一信號的連續存儲
2.23典型的時序邏輯電路分析與描述
2.24用VerilogHDL的時序邏輯電路設計
2.25時序邏輯電路的設計方法與技巧
2.26FPGA/CPLD的設計和優化
2.27CPLD典型器件ispPAC20的擴展應用技巧
2.28CPLD典型器件ispPAC的基本應用技巧
2.29VerilogHDL設計組合邏輯電路技巧
2.30VHDL設計組合邏輯電路技巧
2.31LED七段解碼器的分析與設計
2.32電路的模擬技巧
2.33宏器件及其調用
2.34ispPAC的增益調整方法
2.35數字系統的描述方法
2.36FPGA系統設計與調試技巧
2.37典型的下載/配置方式
2.38Xilinx器件的下載
2.39ByteBlaster並口下載電纜
2.40單個FLEX系列器件的PS配置（下載電纜連接與下載操作）
2.41多個FLEX器件的PS配置（下載電路連接與下載操作）
2.42單個MAX器件的JTAG方式編程（POF文件連接與編程）
2.43單個FLEX器件的JTAG方式配置（SOF文件連接與編程）
2.44多個MAX/FLEX器件的JTAG方式編程/配置（連接與編程）
2.45主動串列與被動串列配置模式
2.46門禁系統設計技巧
2.47兩種實際應用的計數器電路設計
2.48常用觸發器及其應用設計技巧
2.49加法器設計
2.50ispPAC的介面電路設計
2.51編程介面和編程--ISP方式和JTAG方式
2.52利用VerilogHDL設計狀態機的技巧
2.53系統級層次式設計
2.54邊界掃描測試技術
2.55在系統下載電纜與評估板
2.56用CPLD和單片機設計電子系統
2.57怎樣優化程序
2.58怎樣才能避免潛在的危險
2.59毛刺的產生及其消除技巧
2.60計數器設計與FPGA資源
2.61組合邏輯電路的競爭冒險及其消除技巧
2.62選擇器設計和FPGA資源
2.63基於FPGA/CPLD應用設計的23點經驗總結
第3篇FPGA/CPLD常用工具及軟體特性
3.1常用的FPGA開發工具
3.2常用EDA設計工具
3.3FPGA/CPLD數字邏輯實驗平台
3.4軟體資源
3.5典型常用的VerilogHDL語言（應用設計舉例）
3.6VerilogHDL的一般結構
3.719種常用電路的VerilogHDL描述
3.8典型常用的VHDL語言（應用設計舉例）
3.910種常用電路的VHDL描述．
第4篇FPGA/CPLD常用晶元結構及特點
4.1FPGA和CPLD的結構性能對照
4.2FPGA/CPLD的基本結構和原理
4.3Xilinx系列CPLD
4.4Altera系列CPLD
4.5現場可編程系統晶元FPSC
4.6無限可重構可編程門陣列ispXPGA
4.7ispXPLD器件
4.8在系統可編程通用數字開關ispGDS和互連器件ispGDX/V
4.9在系統可編程模擬器件的原理
4.10各種在系統可編程模擬器件的結構
4.11ispLSI系列器件的性能參數
4.12ispLSI系列器件的主要技術特性
4.13ispLSI系列器件的編程方法
4.14成熟器件與新型器件
4.15FPGA/CPLD器件的編程
附錄l現場可編程邏輯器件主流產品一覽
附錄2各種器件的下載電路（在系統可編程ispJTAGTM晶元設計指導）
附錄3Lattice系統宏（器件庫）
附錄4國內外常用二進制邏輯元件圖形符號對照表
附錄5世界著名的FPGA廠商及商標符號
附錄6實驗開發板電路原理圖
附錄7常用FPGA的埠資源
附錄8兩種CPLD實驗儀器面板圖及電路圖
附錄9CPLD主要器件引腳圖
附錄10縮略語詞彙表
參考文獻
……

㈦ 關於集成電路的專業術語有那些，各位有誰知道啊

【集成電路(IC)】電子專業術語英漢對照加註解

電子專業英語術語
★rchitecture（結構）：可編程集成電路系列的通用邏輯結構。
★ASIC（Application Specific Integrated Circuit－專用集成電路）：適合於某一單一用途的集成電路產品。
★ATE（Automatic Test EQUIPment－自動測試設備）：能夠自動測試組裝電路板和用於萊迪思 ISP 器件編程的設備。
★BGA（Ball Grid Array－球柵陣列）：以球型引腳焊接工藝為特徵的一類集成電路封裝。可以提高可加工性，減小尺寸和厚度，改善了雜訊特性，提高了功耗管理特性。
★Boolean Equation（邏輯方程）：基於邏輯代數的文本設計輸入方法。
★Boundary Scan Test（邊界掃描測試）：板級測試的趨勢。為實現先進的技術所需要的多管腳器件提供了較低的測試和製造成本。
★Cell-Based PLD（基於單元的可編程邏輯器件）：混合型可編程邏輯器件結構，將標準的復雜的可編程邏輯器件（CPLD）和特殊功能的模塊組合到一塊晶元上。
★CMOS（Complementary Metal Oxide Semiconctor－互補金屬氧化物半導體）：先進的集成電路★加工工藝技術，具有高集成、低成本、低能耗和高性能等特徵。CMOS 是現在高密度可編程邏輯器件（PLD）的理想工藝技術。
★CPLD（Complex Programmable Logic Device－復雜可編程邏輯器件）：高密度的可編程邏輯器件，包含通過一個中央全局布線區連接的宏單元。這種結構提供高速度和可預測的性能。是實現高速邏輯的理想結構。理想的可編程技術是 E2CMOS?。
★Density （密度）：表示集成在一個晶元上的邏輯數量，單位是門（gate）。密度越高，門越多，也意味著越復雜。
★Design Simulation（設計模擬）：明確一個設計是否與要求的功能和時序相一致的過程。
★E2CMOS?（Electrically Erasable CMOS－電子可擦除互補金屬氧化物半導體）：萊迪思專用工藝。基於其具有繼承性、可重復編程和可測試性等特點，因此是一種可編程邏輯器件（PLD）的理想工藝技術。
★EBR（Embedded BLOCk RAM－嵌入模塊RAM）：在 ORCA 現場可編程門陣列（FPGA）中的 RAM 單元，可配置成 RAM、只讀存儲器（ROM）、先入先出（FIFO）、內容地址存儲器（CAM）等。
★EDA（Electronic Design Automation－電子設計自動化）：即通常所謂的電子線路輔助設計軟體。
★EPIC （Editor for Programmable Integrated Circuit－可編程集成電路編輯器）：一種包含在 ★ORCA Foundry 中的低級別的圖型編輯器，可用於 ORCA 設計中比特級的編輯。
★Explore Tool（探索工具）：萊迪思的新創造，包括 ispDS+HDL 綜合優化邏輯適配器。探索工具為用戶提供了一個簡單的圖形化界面進行編譯器的綜合控制。設計者只需要簡單地點擊滑鼠，就可以管理編譯器的設置，執行一個設計中的類似於多批處理的編譯。
★Fmax：信號的最高頻率。晶元在每秒內產生邏輯功能的最多次數。
★FAE（Field Application Engineer－現場應用工程師）：在現場為客戶提供技術支持的工程師。
★Fabless：能夠設計，銷售，通過與矽片製造商聯合以轉包的方式實現矽片加工的一類半導體公司。
★Fitter（適配器）：在將一個設計放置到目標可編程器件之前，用來優化和分割一個邏輯設計的軟體。
★Foundry：矽片生產線，也稱為 fab。 FPGA（Field Programmable Gate Array－現場可編程門陣列）：高密度 PLD 包括通過分布式可編程陣列開關連接的小邏輯單元。這種結構在性能和功能容量上會產生統計變化結果，但是可提供高寄存器數。可編程性是通過典型的易失的 SRAM 或反熔絲工藝一次可編程提供的。
★"Foundry" ：一種用於ORCA 現場可編程門陣列（FPGA）和現場可編程單晶元系統（FPSC）的軟體系統。
★FPGA（Field Programmable Gate Array－現場可編程門陣列）：含有小邏輯單元的高密度 PLD，這些邏輯單元通過一個分布式的陣列可編程開關而連接。這種體系結構隨著性能和功能容量不同而產生統計上的不同結果，但是提供的寄存器數量多。其可編程性很典型地通過易失 SRAM 或者一次性可編程的反熔絲來體現。
★FPSC（Field Programmable System-on-a-Chip－現場可編程單晶元系統）：新一代可編程器件用於連接 FPGA 門和嵌入的 ASIC 宏單元，從而形成一晶元上系統的解決方案。
★GAL? （Generic Array Logic－通用陣列邏輯）：由萊迪思半導體公司發明的低密度器件系統。
★Gate（門）：最基本的邏輯元素，門數越多意味著密度越高。
★Gate Array（門陣列）：通過邏輯單元陣列連接的集成電路。由生產廠家定製，一般會導致非再生工程（NRE）消耗和一些設計冗餘。
★GLB（Generic Logic BLOCk－通用邏輯塊）：萊迪思半導體的高密度 ispPSI?器件的標准邏輯塊。每一個 GLB 可實現包含輸入、輸出的大部分邏輯功能。
★GRP（Global Routing Pool－全局布線池）：專有的連接結構。能夠使 GLBs 的輸出或 I/O 單元輸入與 GLBs 的輸入連接。萊迪思的 GRP 提供快速，可預測速度的完全連接。
★High Density PLD（高密度可編程邏輯器件）：超過 1000 門的 PLD。
★I/O Cell（Input/Output Cell－輸入/輸出單元）：從器件引腳接收輸入信號或提供輸出信號的邏輯單元。
★ISPTM（In-System Programmability－在系統可編程）：由萊迪思首先推出，萊迪思 ISP 產品可以在系統電路板上實現編程和重復編程。ISP 產品給可編程邏輯器件帶來了革命性的變化。它極大地縮短了產品投放市場的時間和產品的成本。還提供能夠對在現場安裝的系統進行更新的能力。
★ispATETM：完整的軟體包使自動測試設備能夠實現：
1）利用萊迪思 ISP 器件進行電路板測試和
2）編程 ISP 器件。
★ispVM EMBEDDEDTM：萊迪思半導體專用軟體由 C 源代碼演算法組成，用這些演算法來執行控制編程萊迪思 ISP 器件的所有功能。代碼可以被集成到用戶系統中，允許經由板上的微處理器或者微控制器直接編程 ISP 器件。
★ispDaisy Chain Download SOFtware （isp菊花鏈下載軟體）：萊迪思半導體專用器件下載包，提供同時對多個在電路板上的器件編程的功能。
★ispDSTM：萊迪思半導體專用基於 Windows 的軟體開發系統。設計者可以通過簡單的邏輯公式或萊迪思 - HDL 開發電路，然後通過集成的功能模擬器檢驗電路的功能。整個工具包提供一套從設計到實現的方便的、低成本和簡單易用的工具。
★ispDS+TM：萊迪思半導體兼容第三方HDL綜合的優化邏輯適配器，支持PC和工作站平台。IspDS+ 集成了第三方 CAE 軟體的設計入口和使用萊迪思適配器進行驗證，由此提供了一個功能強大、完整的開發解決方案。第三方 CAE 軟體環境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。
★isPGAL?：具有在系統可編程特性的 GAL 器件
★ispGDSTM：萊迪思半導體專用的 ISP 開關矩陣被用於信號布線和 DIP 開關替換。
★ispGDXTM：ISP 類數字交叉點系列的信號介面和布線器件。
★ispHDLTM：萊迪思開發系統，包括功能強大的 VHDL 和 Verilog HDL 語言和柔性的在系統可編程。完整的系統包括：集成了 Synario， Synplicity 和 Viewlogic 的綜合工具，提供萊迪思 ispDS+ HDL 綜合優化邏輯適配器。
★ispLSI?：萊迪思性能領先的 CPLD 產品系列的名稱。世界上最快的高密度產品，提供非易失的，在系統可編程能力和非並行系統性能。
★ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個真正的可編程模擬產品，提供無與倫比的所見即所得（WYSIYG）邏輯設計結果。
★ispSTREAMTM：JEDEC 文件轉化為位封裝格式，節省原文件1/8 的存儲空間。
★ispTATM：萊迪思靜態時序分析器，是 ispDS+ HDL 綜合優化邏輯適配器的組成部分。包括所有的功能。使用方便，節省了大量時序分析的代價。設計者可以通過時序分析器方便地獲得任何萊迪思 ISP 器件的引腳到引腳的時序細節。通過一個展開清單格式方便地查看結果。
★ispVHDLTM：萊迪思開發系統。包括功能強大的 VHDL 語言和靈活的在系統可編程。完整的系統工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 綜合優化邏輯適配器。
★ispVM System：萊迪思半導體第二代器件下載工具。是基於能夠提供多供應商的可編程支持的攜帶型虛擬機概念設計的。提高了性能，增強了功能。
★JEDEC file（JEDEC 文件）：用於對 ispLSI 器件編程的工業標准模式信息。
★JTAG（Joint Test Action Group－聯合測試行動組）：一系列在主板加工過程中的對主板和晶元級進行功能驗證的標准。
★Logic（邏輯）：集成電路的三個基本組成部分之一：微處理器內存和邏輯。邏輯是用來進行數據操作和控制功能的。
★Low Density PLD（低密度可編程邏輯器件）：小於1000 門的 PLD，也稱作 SPLD。
★LUT （Look-Up Table－查找表）：一種在 PFU 中的器件結構元素，用於組合邏輯和存儲。基本上是靜態存儲器（SRAM）單元。
★Macrocell（宏單元）：邏輯單元組，包括基本的產品邏輯和附加的功能：如存儲單元、通路控制、極性和反饋路徑。
★MPI（MicroprocesSOr Interface－微處理器介面）：ORCA 4 系列 FPGA 的器件結構特徵，使 FPGA 作為隨動或外圍器件與 PowerQUIC mP 介面。
★OLMC（Output Logic Macrocell－輸出邏輯宏單元）：D 觸發器，在輸入端具有一個異或門，每一個 GLB 輸出可以任意配置成組合或寄存器輸出。
★ORCA（Optimized Reconfigurable Cell Array－經過優化的可被重新配置的單元陣列）：一種萊迪思的 FPGA 器件。
★ORP（Output Routing Pool－輸出布線池）：ORP 完成從 GLB 輸出到 I/O 單元的信號布線。I/O 單元將信號配置成輸出或雙向引腳。這種結構在分配、鎖定 I/O 引腳和信號出入器件的布線時提供了很大的靈活性。
★PAC（Programmable Analog Circuit－可編程模擬器件）：模擬集成電路可以被用戶編程實現各種形式的傳遞函數。
★PFU（Programmable Function Unit－可編程功能單元）：在 ORCA 器件的PLC中的單元，可用來實現組合邏輯、存儲、及寄存器功能。
★PIC （Programmable I/O Cell－可編程 I/O 單元）：在 ORCA FPGA 器件上的一組四個 PIO。PIC 還包含充足的布線路由選擇資源。
★Pin（引腳）：集成電路上的金屬連接點用來：
1）從集成電路板上接收和發送電信號；
2）將集成電路連接到電路板上。
★PIO（Programmable I/O Cell－可編程I/O單元）：在 ORCA FPGA 器件內部的結構元素，用於控制實際的輸入及輸出功能。
★PLC（Programmable Logic Cell－可編程邏輯單元）：這些單元是 ORCA FPGA 器件中的心臟部分，他們被均勻地分配在 ORCA FPGA 器件中，包括邏輯、布線、和補充邏輯互連單元（SLIC）。
★PLD（Programmable Logic Device－可編程邏輯器件）：數字集成電路，能夠被用戶編程執行各種功能的邏輯操作。包括：SPLDs， CPLDs 和 FPGAS。
★Process Techonology（工藝技術）：用來將空白的硅晶片轉換成包含成百上千個晶元的矽片加工工藝。通常按技術（如：E2CMOS）和線寬 （如：0.35 微米）分類。
★Programmer（編程器）：通過插座實現傳統 PLD 編程的獨立電子設備。萊迪思 ISP 器件不需要編程器。
★Schematic Capture（原理圖輸入器）：設計輸入的圖形化方法。
★SCUBA（SOFtware Compiler for User Programmable Arrays－用戶可編程陣列綜合編譯器）：包含於 ORCA Foundry 內部的一種軟體工具，用於生成 ORCA 特有的可用參數表示的諸如存儲的宏單元。
★SLIC （Supplemental Logic Interconnect Cell－補充邏輯相互連接單元）：包含於每一個 PLC 中，它們有類似 PLD 結構的三態、存儲解碼、及寬邏輯功能。
★SPLD（SPLD－簡單可編程邏輯器件）：小於 1000 門的 PLD，也稱作低密度 PLD。
★SWL（SOFt-Wired Lookup Table－軟連接查找表）：在 ORCA PFU 的查找表之間的快速、可編程連接，適用於很寬的組合功能。
★Tpd：傳輸延時符號，一個變化了的輸入信號引起一個輸出信號變化所需的時間。
★TQFP（Thin Quad Flat PACk－薄四方扁平封裝）：一種集成電路的封裝類型，能夠極大地減少晶元在電路板上的佔用的空間。TQFP 是小空間應用的理想選擇，如：PCMCIA 卡。
★UltraMOS?：萊迪思半導體專用加工工藝技術。
★Verilog HDL：一個專用的、高級的、基於文本的設計輸入語言。
★VHDL：VHSIC 硬體描述語言，高級的基於文本的設計輸入語言。

㈧ 基於底層硬體的軟體設計的目錄

第1章基於底層硬體的軟體設計概述
1.1底層硬體操作軟體及設計的總體闡述
1.1.1底層硬體操作軟體的綜合闡述
1.1.2底層硬體操作軟體的層次組織
1.1.3基於底層硬體的操作軟體設計
1.1.4硬體操作軟體設計的目的和要求
1.2通用計算機底層硬體操作軟體及設計
1.2.1通用計算機的底層硬體軟體概述
1.2.2常用操作系統及其設備驅動介紹
1.3嵌入式體系底層硬體操作軟體及設計
1.3.1嵌入式體系的底層硬體軟體概述
1.3.2常用ERTOS及其軟體體系設計
1.3.3嵌入式體系中的可編程邏輯設計
1.3.4嵌入式軟體體系架構的考慮要素
本章小結
第2章Windows底層硬體的軟體設計
2.1Windows底層硬體驅動及其軟體開發設計概述
2.1.1Windows系統構造及其底層硬體驅動概述
2.1.2Windows底層硬體設備驅動軟體開發綜述
2.2用WinDDK開發設計Windows設備驅動軟體
2.2.1WinDDK設備驅動程序的軟體編寫
2.2.2WinDDK設備驅動程序的編譯構建
2.2.3WinDDK設備驅動程序的檢查驗證
2.2.4WinDDK設備驅動程序的安裝/調試
2.2.5WinDDK設備驅動程序的測試/使用
2.3用DriverStudio開發設計Windows設備驅動軟體
2.3.1DriverStudio設備驅動軟體開發設計概述
2.3.2DriverStudio設備驅動程序的編譯與裝載
2.3.3使用DriverStidio快速開發設備驅動軟體
2.4用WinDriver開發設計Windows設備驅動軟體
2.4.1WinDriver設備驅動程序開發工具概述
2.4.2主要WinDriver數據結構和API函數介紹
2.4.3用WinDriver編程向導快速開發驅動程序
2.4.4直接利用WinDriver的API函數開發驅動程序
2.4.5WinDriver開發的驅動程序的分發與應用
2.5通過常見Windows通信介面進行數據傳輸設計
2.5.1在Windows下通過非同步串列口傳輸數據
2.5.2在Windows下通過並行介面傳輸數據
2.5.3通過Winsock編程介面實現乙太網絡通信
2.6USB介面硬體設備的Windows驅動軟體設計
2.6.1USB體系及其WDM型驅動程序結構
2.6.2USB硬體設備驅動程序應用設計舉例
2.7ISA/PC104介面板卡的Windows驅動軟體設計
2.7.1ISA/PC104介面板卡及其驅動程序設計概述
2.7.2ISA/PC104板卡硬體驅動程序設計舉例
2.8PCI/CPCI介面板卡的Windows驅動軟體設計
2.8.1PCI/CPCI板卡硬體設備驅動程序的特點
2.8.2常見PCI/CPCI板卡驅動程序的開發設計
2.8.3DMA傳輸的PCI/CPCI板卡驅動程序設計
2.8.4PCI/CPCI板卡驅動程序的調用與調試
本章小結
第3章基於Linux操作系統底層硬體的軟體設計
3.1Linux硬體驅動及其軟體開發設計概述
3.1.1Linux下的硬體設備驅動概述
3.1.2Linux硬體驅動軟體開發設計基礎
3.2字元型硬體設備的驅動程序軟體設計
3.2.1字元型硬體設備驅動綜述101
3.2.2向系統中添加字元型設備
3.2.3字元型設備驅動軟體設計舉例
3.3塊型硬體設備的驅動程序軟體設計
3.3.1塊型硬體設備驅動綜述
3.3.2向系統中添加塊型設備
3.3.3塊型設備驅動程序的設計
3.4網路型硬體設備的驅動程序軟體設計
3.4.1網路設備驅動程序的運行機理概述
3.4.2網路型設備驅動程序的具體實現
3.4.3網路設備驅動程序的應用設計舉例
3.5常見硬體的Linux硬體驅動軟體設計
3.5.1在Linux下進行非同步串列數據傳輸
3.5.2在Linux下通過並行介面傳輸數據
3.5.3Socket介面的乙太網絡數據傳輸
3.5.4USB外設的Linux驅動軟體設計
3.5.5ISA/PC104板卡的Linux驅動設計
3.5.6PCI/CPCI板卡的Linux驅動設計
3.6用WinDriver開發Linux設備驅動程序
3.6.1WinDriverforLinux開發工具簡介
3.6.2應用WinDriver快速開發驅動程序
3.6.3WinDriver驅動程序的分發與應用
本章小結
第4章VxWorks底層硬體的軟體設計
4.1VxWorks底層硬體驅動及其開發設計概述
4.1.1VxWorks操作系統及其體系結構
4.1.2VxWorks的BSP及其開發設計
4.1.3VxWorks設備驅動程序及其開發設計
4.1.4TornadoIDE及其VxWorks程序設計
4.2字元型硬體設備的驅動程序軟體設計
4.2.1字元型硬體設備及其驅動綜述
4.2.2字元型設備驅動程序的訪問過程
4.3塊型設備驅動程序設計及其文件系統操作
4.3.1塊型硬體設備及其驅動程序綜述
4.3.2塊型硬體設備支持的文件系統概述
4.3.3塊型設備驅動編寫舉例--電子盤操作
4.4常見通信介面的VxWorks數據傳輸實現
4.4.1在VxWorks下通過非同步串口傳輸數據
4.4.2在VxWorks下通過並行介面傳輸數據
4.4.3以Socket編程介面實現網路傳輸數據
4.5USB介面設備的VxWorks驅動軟體設計
4.5.1USB協議棧及其驅動層次結構概述
4.5.2VxWorks下的核心驅動USBD詳解
4.5.3VxWorks下的USB設備驅動及應用
4.6ISA/PC104板卡的VxWorks驅動軟體設計
4.6.1ISA介面設備VxWorks驅動設計概述
4.6.2ISA/PC104板卡設備的驅動設計舉例
4.7PCI/CPCI板卡的VxWorks驅動軟體設計
4.7.1PCI/CPCI板卡的驅動程序設計綜述
4.7.2PCI/CPCI板卡的驅動程序設計舉例
4.8用WinDriver開發VxWorks設備驅動程序
4.8.1WinDriverforVxWorks開發工具介紹
4.8.2用WinDriver開發VxWorks驅動程序
本章小結
第5章嵌入式基本體系及外設介面的直接軟體架構
5.1嵌入式應用系統的直接軟體架構概述
5.1.1嵌入式應用系統的直接軟體架構
5.1.2嵌入式系統直接軟體架構的特點
5.2嵌入式單片機基本體系的軟體架構設計
5.2.1嵌入式單片機體系的軟體架構綜述
5.2.2嵌入式單片機體系的直接軟體架構
5.3嵌入式DSPs基本體系的軟體架構設計
5.3.1嵌入式DSPs體系的軟體架構綜述
5.3.2嵌入式DSPs體系的直接軟體架構218
5.4嵌入式體系中的介面直接驅動軟體設計
5.4.1嵌入式體系硬體介面及其驅動概述
5.4.2常見嵌入式介面的直接驅動軟體設計
5.5嵌入式體系中的外設直接驅動軟體設計
5.5.1嵌入式體系硬體外設及其驅動概述
5.5.2常見嵌入式外設的直接驅動軟體設計
5.6嵌入式體系外設與介面的驅動程序測試
5.6.1外設與介面驅動程序測試概述
5.6.2外設與介面驅動測試軟體編制
5.7使用軟體架構工具快速構建應用軟體平台
5.7.1常用嵌入式體系軟體架構工具介紹
5.7.2嵌入式體系軟體架構工具應用舉例
本章小結
第6章嵌入式μC/OS基本體系及外設介面的軟體架構
6.1μC/OS嵌入式實時操作系統概述
6.1.1μC/OS操作系統簡要介紹
6.1.2μC/OS下的多任務信息流
6.1.3μC/OS的任務調度與切換
6.1.4μC/OS的中斷處理與優化
6.1.5μC/OS軟體體系的利弊分析
6.2嵌入式μC/OS基本軟體體系架構
6.2.1μC/OS基本軟體體系綜述
6.2.2μC/OS下的C語言編程
6.2.3μC/OS移植的方法技巧
6.2.3μC/OS移植的關鍵技術闡述
6.3常見嵌入式體系的μC/OS移植
6.3.1SCM體系的μC/OS移植
6.3.2DSPs體系的μC/OS移植
6.4μC/OS下的外設/介面驅動設計
6.4.1外設介面驅動設計綜述
6.4.2典型外設介面驅動設計
6.5μC/OS下的文件系統及存取訪問
6.5.1μC/FS文件系統及其應用
6.5.2EMFS文件系統及其應用
6.6μC/OS嵌入式軟體體系架構應用
6.6.1數據採集/傳輸系統軟體架構
6.6.2匯流排式數據採集軟體體系架構
本章小結
第7章嵌入式DRTOS基本體系及外設介面的軟體架構
7.1DRTOS嵌入式實時操作系統綜述
7.1.1DRTOS嵌入式操作系統概述
7.1.2嵌入式DSP/BIOS體系綜述
7.2嵌入式DSP/BIOS基本軟體體系架構
7.2.1嵌入式DSP/BIOS軟體體系開發
7.2.2DSP/BIOS的配置工具及其使用
7.2.3DSP/BIOS文件及其編譯與鏈接
7.2.4DSP/BIOS啟動序列及自舉引導
7.2.5DSP/BIOS軟體的調試與監測
7.3DSP/BIOS下的外設/介面驅動軟體設計
7.3.1DSP/BIOS外設介面驅動設計概述
7.3.2DSP/BIOS典型I/O數據傳輸設計
7.3.3DSP/BIOS典型網路通信操作設計
7.3.4DSP/BIOS類/微型驅動程序設計
7.4DSP/BIOS嵌入式軟體體系架構應用
7.4.1DSP/BIOS數據採集體系軟體架構
7.4.2DSP/BIOS圖像處理體系軟體架構
7.4.3DSP/BIOS機頂盒多任務調度架構
本章小結
第8章嵌入式WinCE/XPE基本體系及外設介面的軟體架構
8.1WinCE/XPE嵌入式操作系統綜述
8.1.1WinXPE及軟體體系開發概述
8.1.2WinCE及軟體體系開發簡介
8.1.3WinCE體系結構與功能綜述
8.1.4WinCE下應用軟體開發總覽
8.2定製WinCE嵌入式基本軟體體系
8.2.1WinCE定製的一般設計流程
8.2.2PB/組件/WinCE及構建詳述
8.2.3簡單示例：定製並運行CEPC
8.3移植WinCE嵌入式實時操作系統
8.3.1WinCE運行的硬體需求
8.3.2WinCEBSP及開發設計
8.3.3WinCE引導程序的編寫
8.3.4WinCEOAL程序的編制
8.4WinCE的設備驅動程序及其設計
8.4.1WinCE設備驅動程序綜述
8.4.2WinCE設備驅動程序設計
8.4.3WinCE設備驅動設計舉例
8.4.4開發與測試設備驅動程序
8.5WinCEUSB設備驅動程序及設計
8.5.1WinCEUSB軟體體系綜述
8.5.2編寫WinCEUSB驅動程序
8.5.3簡單示例：USB滑鼠驅動
8.6WinCENDIS網路設備驅動及設計
8.6.1WinCENDIS網路驅動概述
8.6.2WinCE微埠驅動及其實現
8.7WinCE塊型設備驅動及文件系統操作
8.7.1WinCE的塊型設備驅動綜述
8.7.2塊型設備系統體系及文件系統
8.7.3實現WinCE塊型設備驅動程序
8.8常用的WinCE數據通信及其實現
8.8.1WinCE下的通信模型綜述
8.8.2WinCE串列數據通信實現
8.8.3WinCE網路數據通信實現
本章小結
第9章嵌入式Linux基本體系及外設介面的軟體架構
9.1Linux嵌入式實時操作系統綜述
9.1.1Linux嵌入式操作系統概述
9.1.2嵌入式μCLinux體系綜述
9.2μCLinux開發環境的建立及其移植
9.2.1μCLinux開發環境簡介
9.2.2建立μCLinux開發環境
9.2.3μCLinux的晶元級移植
9.3μCLinux設備驅動程序及設計綜述
9.3.1μCLinux設備驅動程序概述
9.3.2μCLinux內核模塊基本框架
9.3.3Makefile文件及其基本框架
9.4μCLinux字元型設備驅動程序設計
9.4.1字元型設備驅動的整體架構設計
9.4.2相關介面操作的函數代碼編寫
9.4.3底層中斷及其處理程序的設計
9.4.4編譯指導文件Makefile的編制
9.4.5字元型設備驅動的應用程序調用
9.5μCLinux塊型設備驅動與快閃記憶體文件操作
9.5.1嵌入式塊驅動及文件操作概述
9.5.2μCLinux的塊型設備驅動程序設計
9.5.3快閃記憶體Flash驅動及文件系統操作
9.6μCLinux的網路設備驅動及網路通信
9.6.1μCLinux網路設備驅動程序設計
9.6.2基於μCLinux的Socket網路通信
本章小結
第10章嵌入式VxWorks基本體系及外設介面的軟體架構
10.1嵌入式VxWorks軟體體系架構基礎
10.1.1VxWorks體系結構及設備驅動
10.1.2VxWorks的BSP及其開發設計
10.1.3Tornado開發工具及其IDE簡介
10.2VxWorks內核移植及BSP軟體編寫
10.2.1VxWorks操作系統的移植過程
10.2.2S3C4510BVxWorksBSP開發
10.2.3LPC2104VxWorksBSP設計
10.3VxWorks下字元型設備驅動軟體設計
10.3.1字元型設備驅動及其設計簡述
10.3.2字元型設備驅動程序軟體框架
10.3.3字元型設備驅動設計應用舉例
10.4VxWorks下塊型設備驅動及文件系統架構
10.4.1塊型設備驅動與文件系統操作概述
10.4.2快閃記憶體介質CF卡及TFFS操作
10.4.3TFFS構建與大容量快閃記憶體操作
10.5VxWorks下的非同步串口驅動程序設計
10.5.1VxWorks非同步串口驅動概述
10.5.2串口驅動程序設計流程分析
10.5.3示例：編寫S3C2410串口驅動
10.6VxWorks下的網路設備驅動及其實現
10.6.1VxWorks網路設備驅動綜述
10.6.2END設備驅動程序及其編寫
10.6.3示例：RT8139C網路介面驅動
本章小結
第11章硬體外設/介面及其片上系統的可編程軟體實現
11.1外設/介面及其片上系統軟體實現綜述
11.1.1軟體實現外設/介面及其片上系統
11.1.2硬體設施軟體實現應用技術簡介
11.2可編程實現常見外設/介面及簡易系統
11.2.1嵌入式應用體系的外存模塊設計
11.2.2匯流排介面的時序邏輯變換實現
11.2.3常見外設/介面的PLD簡易實現
11.2.4專用外設/介面的PLD簡易實現
11.2.5簡單測量/控制體系的可編程實現
11.3外設/介面的片上可編程軟體配置實現
11.3.1PSD外設/介面的靈活軟體實現
11.3.2μPSD及其片內外設/介面的應用
11.3.3PSoC及其片內外設/介面的應用
11.4模擬硬體外設/介面的可編程軟體設計
11.4.1ispPAC系列器件及應用設計簡介
11.4.2用ispPAC器件設計模擬外設/介面548
11.5特定DSP演算法的FPGA可編程設計
11.5.1DSPBuilder及其DSP設計簡介
11.5.2SystemGenerater及DSP實現綜述
11.5.3典型DSP演算法的FPGA實現舉例
11.6嵌入式體系的FPGASoPC實現技術
11.6.1常用FPGASoPC實現技術綜述
11.6.2FPGASoPC技術應用設計實踐
本章小結
第12章基於底層硬體的軟體設計實踐
12.1在項目設計中規劃基於底層硬體的軟體架構
12.1.1基於底層硬體體系軟體架構的總體考慮
12.1.2嵌入式應用體系軟體架構的規劃設計
12.1.3通用計算機通信相關的設備驅動設計
12.1.4特定應用系統的數據通信規約及其制訂
12.2鐵路道岔運行狀況監控系統的軟體體系架構
12.2.1項目構成及軟體架構的主要環節綜述
12.2.2關鍵性子系統的軟體體系架構及實現
12.3交流電機伺服驅動監控系統的軟體體系架構599
12.3.1項目系統組成及其需要架構的軟體體系
12.3.2上/下位軟體體系之間的通信及其規約
12.3.3交流電機伺服控制器系統的軟體架構
12.3.4上位機數據傳輸通信軟體體系的構造
12.4μLinux下的ARM與DSPs的數據通信實現
12.4.1項目體系的構造及關鍵硬體電路組成
12.4.2ARMLinux下的HPI介面驅動設計
12.5嵌入式RTOS下跨平台通信體系的軟體架構
12.5.1ERTOS體系跨平台通信的整體設計
12.5.2ERTOS跨平台通信的部分代碼示例
12.6基於FPGASoPC的MP3播放器及軟體架構
12.6.1系統的總體框架設計及其功能描述
12.6.2FPGASoPC的軟硬體協同設計實現
12.7基於底層硬體的軟體設計參考書籍推薦
本章小結
參考文獻
……

㈨ 有哪些,"可編程模擬器件"

ispPAC10，ispPAC20，ispPAC30，ispPAC80都是，但是應用的不太廣，現在少有了。網上能買到。

㈩ 有源濾波與無源濾波有什麼區別

有源電力濾波器（APF）是一種用於動態抑制諧波、補償無功的新型電力電子裝置，它能夠對大小和頻率都變化的諧波以及變化的無功進行補償。
之所以稱為有源，顧名思義該裝置需要提供電源(用以補償主電路的諧波)，其應用可克服LC濾波器等傳統的諧波抑制和無功補償方法的缺點(傳統的只能固定補償)，實現了動態跟蹤補償，而且可以既補諧波又補無功;三相電路瞬時無功功率理論是APF發展的主要基礎理論;APF有並聯型和串聯型兩種，前者用的多;並聯有源濾波器主要是治理電流諧波，串聯有源濾波器主要是治理電壓諧波等引起的問題。有源濾波器同無源濾波器比較，治理效果好，主要可以同時濾除多次及高次諧波，不會引起諧振，但是價位相對高!
工作原理
有源濾波器是用電流互感器採集直流線路上的電流，經采樣，將所得的電流信號進行諧波分離演算法的處理，得到諧波參考信號，作為的調制信號，與三角波相比，從而得到開關信號，用此開關信號去控制單相橋，根據技術的原理，將上下橋臂的開關信號反接，就可得到與線上諧波信號大小相等、方向相反的諧波電流，將線上的諧波電流抵消掉。這是前饋控制部分。再將有源濾波器接入點後的線上電流的諧波分量反饋回來，作為調節器的輸入，調整前饋控制的誤差.
無源濾波器，又稱LC濾波器，是利用電感、電容和電阻的組合設計構成的濾波電路，可濾除某一次或多次諧波，最普通易於採用的無源濾波器結構是將電感與電容串聯，可對主要次諧波(3、5、7)構成低阻抗旁路;單調諧濾波器、雙調諧濾波器、高通濾波器都屬於無源濾波器。
區別
無源濾波器和有源濾波器，存在以下的區別:
工作原理
無源濾波器由LC等被動元件組成，將其設計為某頻率下極低阻抗，對相應頻率諧波電流進行分流，其行為模式為提供被動式諧波電流旁路通道;而有源濾波器由電力電子元件和DSP等構成的電能變換設備，檢測負載諧波電流並主動提供對應的補償電流，補償後的源電流幾乎為純正弦波，其行為模式為主動式電流源輸出。
諧波處理
無源濾波器只能濾除某頻率范圍內的諧波;但完全可以解決系統中的諧波問題，解決企業用電過程中的實際問題，且可以達到國家電力部門的標准;有源濾波器可動態濾除特定次數的諧波。
阻抗影響
無源濾波器受系統阻抗影響嚴重，存在諧波放大和共振的危險;而有源濾波不受影響。
頻率影響
無源濾波器諧振點偏移，效果降低;有源濾波器不受影響。
負載影響
無源濾波器可能因為超載而損壞;有源濾波器無損壞之危險，諧波量大於補償能力時，僅發生補償效果不足而已。
負載變化對諧波補償效果的影響。
無源濾波器補償效果隨著負載的變化而變化;有源濾波器不受負載變化影響。
設備造價
無源濾波器較低;有源濾波器太高。
應用對比
1.有源濾波容量單套不超過100KVA，無源濾波則無此限制。
2.有源濾波在提供濾波時，不能或很少提供無功功率補償，因為要佔容量;而無源濾波則同時提供無功功率補償。
3.有源濾波目前最高適用電網電壓不超過450V，而低壓無源濾波最高適用電網電壓可達3000V。
4.無源濾波由於其價格優勢、且不受硬體限制，廣泛用於電力、油田、鋼鐵、冶金、煤礦、石化、造船、汽車、電鐵、新能源等行業;有源濾波器因無法解決的硬體問題，在大容量場合無法使用，適用於電信、醫院等用電功率較小且諧波頻率較高的單位，優於無源濾波。