① 谁能缩短大容量FPGA的编译时间
1）加大内存，最少大于8G，最好16G以上
2）换新的多核CPU微机
3）工程加约束，约束越清晰，软件编译的目的性越明确，时间越快。另外就是约束不能太过，比如100MHz的工作频率，约束到150MHz，这样会增加编译综合的难度。
② 请教各位： FPGA的性能如何处理速度能达什么程度的CPU、DSP、ARM、显卡、单片机
能做出全世界最快的cpu和显卡，每当台积电新工艺成熟时如28nm，第一个使用的就是FPGA，用FPGA来模拟新一代显卡，试运行硬件芯片内部电路图的代码，就是硬件仿真，不能通过再修改方案，但是也没有100倍，1000倍的说法，因为受制于台积电工艺，以及价格，良率，散热，以及下游厂商设计考虑（用不着那么大的芯片），不可能有厂家让FPGA芯片有脸盆那么大，所以仅仅能比显卡和cpu面积大数倍，这才能仿真下一代显卡，一般台积电工艺成熟后需要3个月至半年后才有下一代的显卡和手机cpu芯片问世
③ fpga和C语言速度比较
FPGA快。
微处理器用C，FPGA用HDL。论算法实现速度，FPGA肯定比微处理器快多了，因为FPGA可以算准每一个时钟周期的任务，而微处理器执行C程序可能会浪费很多时钟周期。
④ 论坛上说的“FPGA最高能跑到多少MHz ” 是这个什么意思,
1、这个能跑多快的意思是处理数据的快慢
2、verilog或VHDL语言经过编译后还是以电路的形式映射到内部的，编程风格不一样，编译后映射的电路也不一样
3、这个最高频率决定于映射后电路上任意最长一条路径的延时，而这个延时决定于编程时组合逻辑的大小，组合逻辑越大，编译映射到电路上的路径延时越长，频率越低
4、除了FPGA器件的限制外，最主要的是编程时将任意路径的组合逻辑做小，以达到提升速率的效果