如何使用vcs编译

1. 请教如何编译Xilinx的关于VCS的库

将Modelsim根目录下的modelsim.ini的属性由只读改为可写。 新建一个文件夹，比如library（为叙述方便，把它放在modelsim的根目录下）。D:/modelsim/library. 启动Modelsim,选择[File]/[chang Directory],选择D:/modelsim/library. 选择[File]/[N...

2. VCS3.0怎么用啊

一、激活语音聊天功能运行AVVCS程序，会看到主界面：

二、按照以下进行操作就可以正常使用VCS3.0软件了：

1、选择“Nickvoices”按钮，此时会弹出一个快捷菜单，上面的“Formalevoiceinput”小节主要提供各种女性声音的选择；

2、在下面的“Forfemalevoiceinput”小节中则主要提供各种男性声音的选择，可以根据不同情况随时随地实现“变性”的功能。

3、不过，使用的是演示版本的话，需要选择“Remindmelater”选项才行。

4、选择背景音效选择EFFECTS按钮，可以设置变声后的各种背景音效，这里提供了精神病院、鬼怪、马车、闪电、沙哑、卡拉OK、大厅、水下、洞穴等多种音效，点击“More”按钮可以查找更多的音效。

5、有必要，可以设置单声或立体声、8位或16位音色，还可以对均衡器进行各种设置，AVVCS还提供了非常丰富的语气效果，例如温和、严厉、敏锐等。

在聊天软件中使用变声效果完成上面的这些准备工作后，并不需要对聊天软件进行什么额外的设置，马上就可以在聊天软件向朋友展示经过变声处理后的声音了。

3. vcs怎么编译产生随机激励的systemverilog语句

pspice，可以对众多元器件构成的电路进行仿真分析，这些元器件以符号、模型和封装三种形式分别存放在扩展名为slb、lib和plb三种类型的库文件中。*.slb库中的元器件符号用于绘制电路图；*.lib库中的元器件模型用于电路仿真分析；*.plb库中的元器件封装形式用于绘制印刷电路板的版图
Protel包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server （客户/服务器）体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD，PSPICE，EXCEL等,亦可做PCB板，
Proteus(海神)的ISIS是一款Labcenter出品的电路分析实物仿真系统,可仿真各种电路和IC,并支持单片机,元件库齐全,使用方便
高频仿真是MATLAB

4. 用VCS仿真Verilog时，在调用系统函数的地方都出现错误怎么支持调用系统函数的仿真

使用到系统函数时,在vcs编译的时候一定要添加-I或者-RI.
其中-R自动运行并且生成vcd+文件
---------------------------------------------------------------
注意区别的两个方面:
1. –R –I 不同于-RI
-R –I是编译成VirSim的可执行文件而且马上运行仿真, -RI是编译成VirSim的可执行文件并且调用VirSim.
2. –R –PP 不同于-RPP
-R –PP是编译成VirSim的可执行文件并且在运行的时候加快输出VCD+文件
-RPP是在存在VCD+的条件下调用VirSim进行post processing的调试.

门级仿真需要反标SDF文件,可以在testbench中添加$sdf_annotate系统函数.并且在编译的时候注意要使用standcell的仿真库.

5. vcs编译UVM库，出错，怎么办

我用vcs2011.03跑uvm-1.1没问题的;
试试make -f Makefile.vcs执行makefile.vcs;

6. 如何用vcs编译verilog+vhdl

可以使用VCSMX，专门用于verilog和vhdl混合仿真的

7. vcs生成覆盖率时，条件编译的顶层会被当做不同的项目，合并覆盖率时会出错，怎么解决

 要生成覆盖率报告，要在编译和仿真的时候，加入一个选项。 -cm  line | fsm | tgl | cond , 指定生成针对什么条件的覆盖率报告。如下的makefile，就生成上述四个的覆盖率报告。注意，编译和仿真，都要加上-cm这个选项。执行 make vcs ， make sim后，会生成simv.vdb文件夹，该文件夹下包含了覆盖率的内容，但是我们需要将内容生成报告，这样，才方便我们查看。生成报告，使用的是 urg命令，该命令也是属于vcs工具里面的-dir： 指定 .vdb文件夹的位置report： 指定生成报告的格式，报告格式有两种，一种网页格式，一种text格式。这里，both代表生成两种。执行 make urg后，就会生成both文件夹。  这文件夹下的文件，就是覆盖率报告了。打开dashboard.html。可以看到整体的一些信息。但是我们关心的是设计的，而不是testbench的。点击hierarchy，得到层次。点击u1，也就是设计的顶层。可以看到关于该顶层的信息。因为在顶层，都是调用各个子模块（这里是调用 band_generaterx_tx, uart_txd模块），所以没有line的覆盖率统计，但是有TOGGLE的覆盖率统计，也就是信号的翻转。从上面可以看出，对于rst_n信号，没有从1->0的翻转，而这个信号是testbench中传递的，因此看出，在testbench设计，对于rst_n信号产生，有bug。点击左下角的uart_txd_1，查看该模块的信息。  对于该设计，因为有具体的实现，所以可以看到有line的覆盖率，toggle的覆盖率，FSM的覆盖率。对于line覆盖率，从报告看出，总共有42行，覆盖到了41行。通过查看代码，可以知道是哪一行没有被执行到。对于toggle覆盖率。从报告看出，只有rst_n有问题，而这问题是testbench的的bug造成的。对于FSM的检查。从报告看出，每个状态都有被覆盖到。但是从有些状态跳转到另外的状态，没有被覆盖到。因此造成FSM的覆盖率不高。通过查看覆盖率报告，可以查找到设计的缺陷，从而进行修正。

8. vcs在linux中调用编译好的库

vivado调用VCS仿真可以加快工程的仿真和调试，提高效率。
VCS软件最好安装VCS-MX的版本，可以混合编译Verilog和VHDL语言 由于在linux系统中个人用户各种权限被限制，导致很多地方无法正常使用软件之间的协调工作。

9. 关于vcs6.0的使用问题。

VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。

10. VCS编译ISE的库进行FPGA设计的仿真时出错

ISE自带的IP核生成的BLOCK RAM是不能被VCS编译的，最好用Memory Compiler重新生成RAM