⑴ dve看覆蓋率時能像verdi一樣實現代碼跳轉嗎
命令行dve -cov 打開後選擇你生成的覆蓋率資料庫文件夾，默認名字為simv.vdb或者直接用dve -covdir simv.vdb 打開該文件即可如果你沒有生成覆蓋率文件，那就是另外一個問題了——如何生成覆蓋率文件？普通的代碼覆蓋率條件覆蓋率翻轉覆蓋率在vcs編譯指令加-cm line+cond+fsm+tgl+branch，功能覆蓋率是在環境中寫covergroup和coverpoint的代碼，具體怎麼寫請查SV的書。兩種覆蓋率查看方式都一樣，如上文第一個問題的回答。
⑵ uvm源碼可以修改嗎
uvm源碼可以修改。
源碼指編寫的最原始程序的代碼。
用戶平時使用軟體時就是程序把「源碼」翻譯成我們可直觀的形式表現出來供用戶使用的。任何一個網站頁面，換成源碼就是一堆按一定格式書寫的文字和符號。源碼主要功用：
1、生成目標代碼，即計算機可以識別的代碼。
2、對軟體進行說明，即對軟體的編寫進行說明。為數不少的初學者，甚至少數有經驗的程序員都忽視軟體說明的編寫，因為這部分雖然不會在生成的程序中直接顯示，也不參與編譯。
⑶ verilog 和uvm的區別
使用到系統函數時,在vcs編譯的時候一定要添加-I或者-RI. 其中-R自動運行並且生成vcd+文件 --------------------------------------------------------------- 注意區別的兩個方面: 1. –R –I 不同於-RI -R –I是編譯成VirSim的可執行文件而且馬上運行模擬, -RI是編譯成VirSim的可執行文件並且調用VirSim. 2. –R –PP 不同於-RPP -R –PP是編譯成VirSim的可執行文件並且在運行的時候加快輸出VCD+文件 -RPP是在存在VCD+的條件下調用VirSim進行post processing的調試. 門級模擬需要反標SDF文件,可以在testbench中添加$sdf_annotate系統函數.並且在編譯的時候注意要使用standcell的模擬庫.
⑷ verdi怎麼載入uvm庫文件
One of the main differences between QuestaSim and Modelsim (besides performance/capacity) is that QuestaSim is the simulation engine for the Questa Platform which includes integration of Verification Management, Formal based technologies, Questa Verification IP, Low Power Simulation and Accelerated Coverage Closure technologies.
如果只是做通常的模擬 兩者沒有區別
對於非常復雜的設計的驗證 Questa效率高
Modelsim也支持UVM 但不如Questa支持的好（比如assertion和覆蓋率等方面）
還有一些小地方：Questa有64位模式 而Modelsim在64位OS上也只是32位模式
Questa提供模擬數字混合模擬介面
Questa可以同時啟動多個波形窗口
⑸ 在java中uvm是什麼
Java語言局限性及其解決對策 2.1 執行速度慢 事實上，Java比C語言寫的程序執行起來慢很多。執行慢的原因主要是在主機操作系統上加了虛擬機層，比本地編解碼慢。 解決的方法主要有： (1)「及時(Just in Time, JIT)編譯器」
⑹ 為什麼modelsim10.2里有UVM的庫，但HELLO
1.安裝modelsim se 10.1a
2.下載uvm_1.1d uvm-1.1d.tar.gz (3.07 MB) 。然後解壓縮後，拷貝到modelsim安裝目錄的../verilog_src/目錄下，我的目錄是C:\software\modeltech_10.1a\verilog_src.這里注意，拷貝過來之後，打開uvm_1.1d文件夾，應該能直接看到bin/docs/examples/src/等文件夾和幾個txt文件。
3.配置系統環境變數。打開modelsim，在vsim>命令行下輸入
vsim n>set UVM_HOME c:/software/modeltech_10.1a/verilog_src/uvm-1.1d
vsim n>set MODEL_TECH c:/software/modeltech_10.1a/win32
(也可以設置為系統環境變數)
4.編譯uvm_1.1d庫文件。所謂編譯庫文件，我的理解是將uvm_1.1d編譯成windows中modelsim可以載入的dll文件，因此這一個步驟是生成一個.dll文件的過程。這里需要GCC的編譯命令，最新的是（modelsim-gcc-4.2.1-mingw32vc9）
modelsim-gcc-4.2.1-mingw32vc9.part01.rar (14 MB)
modelsim-gcc-4.2.1-mingw32vc9.part02.rar (5.65 MB)
解壓縮後，復制到modelsim安裝目錄下，我的復制目錄是（C:\software\modeltech_10.1a\gcc-4.2.1-mingw32vc9），打開該文件後能夠直接看到bin/doc/include/info/lib/libexec/man/share文件夾，上面這些基本工作做完後，就可以編譯.dll文件了。
5.在vsim命令行下輸入
vsim n>c:/software/modeltech_10.1a/gcc-4.2.1-mingw32vc9/bin/g++.exe -DQUESTA -W -shared -Bsymbolic -I $MODEL_TECH/../include $UVM_HOME/src/dpi/uvm_dpi.cc -o $UVM_HOME/lib/uvm_dpi.dll $MODEL_TECH/mtipli.dll -lregex
注意，要先在$UVM_HOME目錄下創建lib文件夾。
6.下載hello_world.sv hello_world.rar (231 Bytes)
創建modelsim工程，添加hello_world.sv文件。假設工程目錄為 C:/modelsim_uvm/
7.編譯Hello_world_example源文件
vsim n>vlog +incdir+$UVM_HOME/src -L mtiAvm -L mtiOvm -L mtiUvm -L mtiUPF C:/modelsim_uvm/hello_world.sv
8.模擬Hello_world_example(需要調用剛剛編譯的uvm_dpi.dll)
vsim n>vsim -c -sv_lib $UVM_HOME/lib/uvm_dpi work.hello_world_example
選run 100ns
⑺ 為什麼modelsim10.2里有UVM的庫，但HELLO
打開modelsim，切換工作目錄但hello_world.sv所在的目錄，新建一個project，然後將hello_world.sv添加進去...然後輸入下面命令編譯該文件：vlog +incdir+C:/modeltech_10.0d/verilog_src/uvm-1.1d/src -L mtiAvm -L mtiOvm -L mtiUvm -L mtiUPF H:/modelsim-project/hello_world.sv
這里我用的都是絕對路徑，如果用32位的操作系統的，配置好環境變數後就可以用$VUM_HOME等替代了
⑻ vcs編譯UVM庫，出錯，怎麼辦
我用vcs2011.03跑uvm-1.1沒問題的;
試試make -f Makefile.vcs執行makefile.vcs;
⑼ 請教verdi裡面能看systemverilog的interface么
有時候會定義virtual interface,virtual task,virtual function,virtual class...
smy05 (2011-9-27 13:04:04)
由virtual所聲明的內容可理解為一個模板,後續的例化和引用可在這個模板上進行增加或修改,這樣就呈現出特定的內容或特性.不同的引用或修改實現不同的對象、介面和方法.
這樣就很方便的實現了面向對象的特性,即多態實現隨繼承對象的不同而不同.
TommyGG (2011-9-28 09:20:10)
說明：
1、virtual interface：定義一個interface,且實例化多個後,如果沒有定義virtual,則在任何一個實例中修改了某個信號值,在其他實例中都會受到影響.如果定義了virtual,則每個實例獨立.
2、virtual function/task：用於OOP思想的繼承使用.當定義了virtual時,在子類中調用某function/task,會先查找在子類中是否定義該function/task,如果沒有定義該function/task,則在父類中查找.未定義virtual時,只在子類中查找,沒有定義就是編譯錯誤.
3、virtual class：從未用過,等待牛人解答
用法：
1、virtual interface：如果該interface只有一個實例,可用可不用virtual,有多個實例,需要virtual.更好的辦法是,都加上virtual.
2、virtual function/task：如果該class不會被繼承,則所有的function/task都不需要加virtual.如果該class會被繼承,則用戶定義的function/task（除了new()/randomized()/per_randomize()/pose_randomize()以外）,都應該加上virtual.更簡單的做法是,在用戶定義的function/task都加上virtual是不會錯的.
3、virtual class：期待牛人解答
rice973 (2011-9-28 17:51:22)
taoleite (2011-9-29 15:32:14)
解答的很清楚.多謝
ljxpjpjljx (2011-9-30 09:34:57)
virtual 還是很有用的,是面向對象思想的一個重要特性!
loglong (2011-10-12 13:46:17)
QUOTE:
說明：
1、virtual interface：定義一個interface,且實例化多個後,如果沒有定義virtual,則在任何一個實 ...
TommyGG 發表於 2011-9-28 09:20
1、virtual interface：
interface 和 mole是一樣的,都是靜態的變數,也就是在程序開始時,內存中就有了其實例.但virtual interface只是申明一個handle,就好像一個指針一樣,可以再程序進行中進行construct,所以class里必須是virtual interface.