『壹』 verdi怎麼載入uvm庫文件
One of the main differences between QuestaSim and Modelsim (besides performance/capacity) is that QuestaSim is the simulation engine for the Questa Platform which includes integration of Verification Management, Formal based technologies, Questa Verification IP, Low Power Simulation and Accelerated Coverage Closure technologies.
如果只是做通常的模擬 兩者沒有區別
對於非常復雜的設計的驗證 Questa效率高
Modelsim也支持UVM 但不如Questa支持的好（比如assertion和覆蓋率等方面）
還有一些小地方：Questa有64位模式 而Modelsim在64位OS上也只是32位模式
Questa提供模擬數字混合模擬介面
Questa可以同時啟動多個波形窗口
『貳』 在java中uvm是什麼
Java語言局限性及其解決對策 2.1 執行速度慢 事實上，Java比C語言寫的程序執行起來慢很多。執行慢的原因主要是在主機操作系統上加了虛擬機層，比本地編譯碼慢。 解決的方法主要有： (1)「及時(Just in Time, JIT)編譯器」
『叄』 uvm源碼可以修改嗎
uvm源碼可以修改。
源碼指編寫的最原始程序的代碼。
用戶平時使用軟體時就是程序把「源碼」翻譯成我們可直觀的形式表現出來供用戶使用的。任何一個網站頁面，換成源碼就是一堆按一定格式書寫的文字和符號。源碼主要功用：
1、生成目標代碼，即計算機可以識別的代碼。
2、對軟體進行說明，即對軟體的編寫進行說明。為數不少的初學者，甚至少數有經驗的程序員都忽視軟體說明的編寫，因為這部分雖然不會在生成的程序中直接顯示，也不參與編譯。
『肆』 vcs編譯UVM庫，出錯，怎麼辦
我用vcs2011.03跑uvm-1.1沒問題的;
試試make -f Makefile.vcs執行makefile.vcs;
『伍』 verilog 和uvm的區別
使用到系統函數時,在vcs編譯的時候一定要添加-I或者-RI. 其中-R自動運行並且生成vcd+文件 --------------------------------------------------------------- 注意區別的兩個方面: 1. –R –I 不同於-RI -R –I是編譯成VirSim的可執行文件而且馬上運行模擬, -RI是編譯成VirSim的可執行文件並且調用VirSim. 2. –R –PP 不同於-RPP -R –PP是編譯成VirSim的可執行文件並且在運行的時候加快輸出VCD+文件 -RPP是在存在VCD+的條件下調用VirSim進行post processing的調試. 門級模擬需要反標SDF文件,可以在testbench中添加$sdf_annotate系統函數.並且在編譯的時候注意要使用standcell的模擬庫.