pcb編譯報錯

① altium designer PCB編譯時出現Duplicate Net Names Bus Slice 錯誤 什麼意思

是在層次原理圖中遇到的問題
D[0..15]與D[15..0]有區別，如果你在另外一張原理圖中的數據線是8位的即D[0..7],則在生成的PCB是8...15，而不是想要的0...7
3.如果地址匯流排寫的是A[0..23]，只需要A1，A2，A3三根地址線的地方不能寫成A[1..3],即使A0不用，但在Bus處要寫成A[0..3]。

② ALTIUM DESIGNER 我自製元器件，然後導入PCB的時候。編譯沒有錯誤，但是原理圖畫好了，導出PCB，總是有錯誤

1.原理圖編譯之前要給所有元件編號。方法：Tolls ->annotate schematics->update changes list->accept changes->->valadate changes->excute changes
2.原理圖裡面的所以元器件必須有對應的封裝，雙擊原理圖中的元器件沒有PCB封裝預覽就無法成功導入。可以手動添加，方法是：雙擊元件->Edit->browse->libararies（在其中選擇你要添加的封裝所在的庫）->點擊所需封裝，->OK。

③ altium designer生成PCB時生效更改出現錯誤怎麼辦求解決啊

出現這種情況，說明你的原理圖沒有正確導入pcb中。可能原因有很多，比如：封裝沒有，NET沒有連上。。。但是都和原理圖有關系，你可以先檢查下原理圖的DRC，會提示你錯誤在哪裡，再一個個修改。

④ 求助各位altium designer的高手，原理圖導入PCB後，由於晶元引腳太小總是報錯（變綠）怎麼辦

PCB軟體全部查詢語句選項下方最小間隔改為6mil即可，具體操作如下：

1、打開altium designer設計圖，如下圖所示最小間隔為5mil。

⑤ Altium designer在生成PCB的時候出現錯誤，但是原理圖編譯沒有錯，怎麼辦

可能是元件的封裝問題，有一次我畫單片機電路圖，封裝庫沒添加進去，就是這效果的

⑥ Altium Designer 畫PCB封裝編譯報錯

可能是引腳屬性設置不正確
電源 輸入 輸出 positive

⑦ Altium Designer畫的原理圖編譯顯示錯誤

這個問題很簡單
，也是很多初學的人遇到的常見的問題，原因是altium
designer是以工程文件為單位來編譯的，畫圖的時候你必須首先先新建一個工程文件，再在工程文件下面新建你要的原理圖或pcb文件就可以了，你先試試看。

⑧ altium designer 原理圖編譯生成PCB時，顯示錯誤：class already exists 如何解決

GridView本身沒有這樣的功能的，可以用這樣的一個辦法解決：用一個fix絕對定位的的div，剛好蓋住表頭，如果表頭還有白地方，那又要用js實時改變div離頂部距離，至於雙擊，用js容易實現，重點是變成不固定表頭時，垂直滾動條要跑到頂部，才可以給出一種真實的效果！

⑨ AD15 PCB編譯時出現錯誤 請大神解釋一下啊

這個是由於，你新添加的器件，在原有的pcb中是沒有的，所以它在檢查時會報說不認識這個管腳什麼的。等你最終更新後，這個管腳它就會識別了，會在done里顯示它已經更新成功。除非done里也顯示錯誤，才是真的錯誤，找不到它。你試試看，是不是這個現象？你一個問題問了兩遍？？

⑩ ad怎麼pcb封裝成功後為什麼編譯時顯示不出來

pcb封裝成功後編譯時顯示不出來，可能有以下情況：
可以全局瀏覽一下 再看看你的封裝對不對，看看是不是參考點沒有設置好，超出顯示範圍了，建議設置到到1腳或中心：懷疑封裝的原點沒有設置到中心上。
Altium Designer編譯常見錯誤
[Error] Compiler Duplicate Component Designators C19 at 668,972 and 795,650

元器件標號重復，這里給出了元器件標號和坐標
Compiler Floating Power Object GND
懸浮的電源接地元件
出現此類警告的原因：在POWER.SCH文件中電源標號Global Power-Object 3.3V和埠port重復定義.
解決的辦法：對 POWER.SCH文件中去掉多餘的電源標號Global Power-Object 3.3V。

Compiler Net AA10 has no driving source (Pin U11-A20,Pin U14-26)
輸入型引腳未連接或沒有信號出入
解法一：你使用的元件對應的引腳是輸入的，可以改變原理圖中對應元器件的引腳屬性解決。
解答二：在protel中,軟體會檢查你的輸入管腳有沒有連,這樣的好處是提醒畫圖的人還有輸入管腳懸空的,我們知道,在電路系統中,大部分輸入管腳是不允許懸空的.所以建議畫圖的人在做原理圖庫的時候盡量把元件管腳的屬性加上,這樣可以不讓自己出錯.如果有輸入哪個管腳必須懸空的話,可以在上面添加忽略ERC檢查.這樣編譯的時候就沒有警告了!
解答三：在做元件封裝的時候，管腳的electrical type有很多選擇，一般情況下，選擇passive就沒事了

Compiler Off sheet Pin -3 at 1594,608
原理圖圖紙小了，換大一點的錯誤就會消失

Compiler Extra Pin U31-1 in Normal of part U31A
貌似是封裝不可用，重新載入一下PCB封裝

懸浮的網路標號
某個網路標簽沒有放置好還在漂浮(應該連接在導線或者引腳上面). 在放置網路標簽時,當游標捕捉到導線時,游標上顯示紅色星行標簽,此時單擊滑鼠放置.
在引腳放置忽略標記