單片機8位競賽搶答器

Ⅰ 設計一個以單片機為核心的8位競賽搶答器,要求如下:

8路搶答器，這種題目，在網路上真是泛濫成災了，隨便一搜就能搜到一大堆，有模擬圖和程序全部資料的。或者網路文庫里也同樣可以搜索到，還是畢業論文，更是詳細。

下圖是一個8路搶答器的模擬圖。

Ⅱ 求c語言編譯的8位競賽搶答器，用的是89C52的單片機

我有留下郵箱吧！

Ⅲ 課程設計 八路競賽搶答器

第一章搶答器設計功能分析
1.1 數字搶答器的概述
對於搶答器我們大家來說都不陌生，它是用於很多競賽場合，真正實現先搶先答，讓最先搶到題的選手來回答問題。搶答器不僅考驗選手的反應速度同時也要求選手具備足夠的知識面和一定的勇氣。選手們都站在同一個起跑線上，體現了公平公正的原則。
1.2 設計任務與要求
基本要求：
1. 給主持人設置一個開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答器的開始。
2. 搶答器具有數據鎖存和顯示的功能。搶答開始後，若有選手按動搶答器按鈕，編號立即鎖存，並在LED數碼上顯示選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其他選手搶答。
發揮部分：
1. 搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人設定（如30秒）。當節目主持人啟動「開始」鍵後，要求定時器立即減計時，並用顯示器顯示，同時揚聲器發出短暫的聲響，聲響持續時間0.5秒左右。
2. 參加選手在設定的時間內搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，並保持到主持人將系統清零為止。
3. 如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無效，系統短暫報警，並封鎖輸入電路，禁止選手超時後搶答，時間顯示器上顯示00。
4. 選手如果在主持人按開始鍵之前違規搶答，系統報警，LED顯示違規選手號碼和FF，直到主持人按下停止鍵。

第二章 搶答器方案論證
搶答器的實現方式有種多樣，通過純電子器件搭建電路實現，如優先編碼器，鎖存器，555定時器解碼器等，純電子器件實現沒有軟體參與，調試簡單，但是它不易於擴展和修改，而且電路結構復雜，調試困難電子，電子器件管腳很多，實際搭建起來費時費力，焊接很容易出錯。於是，我想到了用單片機實現。單片機體積小價格低，應用方便，穩定可靠。單片機將很多任務交給了軟體編程去實現，大大簡化了外圍硬體電路，使外圍電路的實現簡單方便。由於單片機本身不具有軟體編譯測試的功能，我們需要藉助其他軟體編譯，將編譯好的程序「燒」入單片機內。
在實際電路設計中，需要先通過模擬軟體測試電路以及編譯的程序，檢查外圍電路設計是否合理，軟體編譯是否正確，以及軟體和硬體電路能否正常配合工作，能否准確的實現所設計的功能。如果測試通過，電路模擬沒有問題能完全實現功能的話就可以實際的做板子的焊接工作了。在老師的指導下我選擇了常用的單片機模擬軟體proteus6.9以及keil 進行模擬。

第三章 硬體電路設計
3.1總體設計
根據搶答器的基本功能，可以設計出如下的單片機外圍電路：

圖3-1 總體設計
如圖3-1，P3.0為開始搶答，P3.2為停止，P1.0-P1.7為八路搶答輸入，數碼管段選P0口，位選P2口低3位，蜂鳴器（用綠燈代替）輸出為P3.6口。P3.2為時間加1調整，P3.3為時間減1調整。
3.2 外部振盪電路

圖3-2 外部振盪電路
一般選用石英晶體振盪器。此電路在加電大約延遲10ms後振盪器起振,在XTAL2引腳產生幅度為3V左右的正弦波時鍾信號,其振盪頻率主要由石英晶振的頻率確定。電路中兩個電容 C1,C2的作用有兩個:一是幫助振盪器起振;二是對振盪器的頻率進行微調。C1,C2的典型值為30PF。
3.3 復位電路的設計
單片機的第9腳RST為硬體復位端,只要將該端持續4個機器周期的高電平即可實現復位,復位後單片機的各狀態都恢復到初始化狀態，其電路圖如圖4所示:

圖3-3 復位電路
在方案中使用到了硬體復位和軟體復位兩種功能,由上面的硬體復位可使寄存器及存儲器的值都恢復到初始值,而前面的功能提到了倒計時間需要有記憶功能,該功能實現的前提條件就是不能對單片機進行硬體復位,所以設定了軟復位功能。軟復位實際上就是當程序執行完畢之後,將程序指針通過一條跳轉指令讓它跳轉到程序執行的起始地址。
3.1.4 顯示電路的設計
顯示電路使用了七段數碼管7SEG-MPX4-CC，它是共陰極的，由高電平點亮。

圖3-4 陰極七段數碼管
4.1.5 按鈕輸入電路的設計
搶答器的輸入按鈕使用常開開關，

圖3-5 搶答按鍵
這些常開開關組成了搶答按鍵，硬體電路簡單，在程序設計上也不復雜，只要在程序中消除在按鍵過程中產生的「毛刺」現象就可以了。這里採用最常用的方法即延時法，其的原理為：因為「毛刺」脈沖一般持續時間短，約為幾ms，而按鍵的時間一般遠遠大於這個時間,所以當單片機檢測到有按鍵動靜後再延時一段時間(這里取10ms)後再判斷此電平是否保持原狀態,如果是則為有效按鍵，否則無效。
3.1.6 發聲
這里能利用程序來控制單片機P3.6口線反復輸出高電平或低電平，即在該口線上產生一定頻率的矩形波，接上揚聲器就能發出一定頻率的聲音，再利用延時程序控制「高」「低」電平的持續時間，就能改變輸出頻率，從而改變音調，使揚聲器發出不同的聲音。

第四章 系統軟體設計
4.1 程序系統結構圖
硬體電路確定後，軟體的編程要與硬體相匹配，軟硬體才能結合完成所要實現的功能。由功能分析得到以下的軟體結構圖：

圖4-1 軟體系統結構圖
4.2 程序流程圖
整個程序主要由定時器T0、定時器T1、外部中斷0和主程序構成。
定時器T0用於使揚聲器發聲，當需要響鈴時，把響鈴標志位置一，每次中斷都對P3.7取反，揚聲器發聲，改變定時器初值，可改變揚聲器頻率。定時器程流程圖如下：

圖4-2 響鈴程序流程圖
定時器T1用於倒計時，每次中斷為50ms，當計數標志為20時即為一秒，顯示數字減一。其流程圖如下：

圖4-3 倒計時中斷流程圖
外部中斷0用於調整倒計時時間，流程圖如下：

圖4-4 調整搶答時間流程圖

主程序協調三個中斷一起工作，實現搶答功能,其流程圖如下：

圖4-5 主程序流程圖

附錄：
程序代碼：
P3.0為開始搶答，P3.1為停止，P1.0-P1.7為八路搶答輸入，數碼管段選P0口，位選P2的低三位口，蜂鳴器輸出為P3.6口。
ORG 0000H
AJMP MAIN
ORG 0003H
AJMP INT0SUB
ORG 000BH
AJMP T0INT
ORG 001BH
AJMP T1INT
OK EQU 20H ; 搶答開始標志位
RING EQU 22H ; 響鈴標志位
ORG 0040H
MAIN: MOV R1,#0FH; 初設搶答時間為15s
MOV R2,#0AH; 初設答題時間為10s
MOV TMOD,#11H; 設置未定時器/模式1
MOV TH0,#0F0H
MOV TL0,#0FFH; 越高發聲頻率越高,越尖
MOV TH1,#3CH
MOV TL1,#0B0H; 50ms為一次溢出中斷
SETB EA
SETB ET0
SETB ET1
SETB EX0
SETB EX1; 允許四個中斷,T0/T1/INT0/INT1
CLR OK
CLR RING
SETB TR1
SETB TR0; 一開始就運行定時器,以開始顯示FFF.如果想重新計數,重置TH1/TL1就可以了
查詢程序:
START: MOV R5,#0BH
MOV R4,#0BH
MOV R3,#0BH
ACALL DISPLAY; 未開始搶答時候顯示FFF
JB P3.0,NEXT
ACALL DELAY
JB P3.0,NEXT;去抖動,如果"開始鍵"按下就向下執行,否者跳到非法搶答查詢
ACALL BARK;按鍵發聲
MOV A,R1
MOV R6,A; 送R1->R6,因為R1中保存了搶答時間
SETB OK; 搶答標志位,用於COUNT只程序中判斷是否查詢搶答
MOV R3,#0AH; 搶答只顯示計時,滅號數
AJMP COUNT;進入倒計時程序,"查詢有效搶答的程序"在COUNT裡面
NEXT: JNB P1.0,FALSE1
JNB P1.1,FALSE2
JNB P1.2,FALSE3
JNB P1.3,FALSE4
JNB P1.4,FALSE5
JNB P1.5,FALSE6
JNB P1.6,FALSE7
JNB P1.7,FALSE8
AJMP START
非法搶答處理程序:
FALSE1: ACALL BARK; 按鍵發聲
MOV R3,#01H
AJMP ERROR
FALSE2: ACALL BARK
MOV R3,#02H
AJMP ERROR
FALSE3: ACALL BARK
MOV R3,#03H
AJMP ERROR
FALSE4: ACALL BARK
MOV R3,#04H
AJMP ERROR
FALSE5: ACALL BARK
MOV R3,#05H
AJMP ERROR
FALSE6: ACALL BARK
MOV R3,#06H
AJMP ERROR
FALSE7: ACALL BARK
MOV R3,#07H
AJMP ERROR
FALSE8: ACALL BARK
MOV R3,#08H
AJMP ERROR
倒計時程序(包括有效搶答程序):
COUNT: MOV R0,#00H; 重置定時器中斷次數
MOV TH1,#3CH
MOV TL1,#0B0H； 重置定時器
RECOUNT: MOV A,R6; R6保存了倒計時的時間
MOV B,#0AH
DIV AB; 除十分出個位/十位
MOV 30H,A; 十位存於(30H)
MOV 31H,B; 個位存於(31H)
MOV R5,30H ; 取十位
MOV R4,31H ; 取個位
MOV A,R6
CLR C
SUBB A,#07H
JNC LARGER ;大於5s跳到LARGER,小於等於5s會提醒
MOV A,R0
CJNE A,#0AH,FULL;1s中0.5s向下運行
CLR RING
AJMP CHECK
FULL: CJNE A,#14H,CHECK ; 1s時,響並顯示號數並清R0,重新計時
SETB RING
MOV A,R6
JZ QUIT ; 計時完畢
MOV R0,#00H
DEC R6 ; 一秒標志減1
AJMP CHECK
LARGER: MOV A,R0
CJNE A,#14H,CHECK ; 如果1s向下運行,否者跳到查"停/顯示"
DEC R6; 計時一秒R6自動減1
MOV R0,#00H
CHECK: JNB P3.1,QUIT; 如按下停止鍵退出
ACALL DISPLAY
JNB P1.0,TRUE1
JNB P1.1,TRUE2
JNB P1.2,TRUE3
JNB P1.3,TRUE4
JNB P1.4,TRUE5
JNB P1.5,TRUE6
JNB P1.6,TRUE7
JNB P1.7,TRUE8
AJMP RECOUNT
QUIT: CLR OK ; 如果按下了"停止鍵"重新回到開始
CLR RING
ACALL BARK
AJMP START
正常搶答處理程序：
TRUE1: ACALL BARK; 按鍵發聲
MOV A,R2
MOV R6,A; 搶答時間R2送R6
MOV R3,#01H
CLR OK;
AJMP LOOP2
TRUE2:ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#02H
CLR OK
AJMP LOOP2
TRUE3:ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#03H
CLR OK
AJMP LOOP2
TRUE4:ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#04H
CLR OK
AJMP LOOP2
TRUE5: ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#05H
CLR OK
AJMP LOOP2
TRUE6: ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#06H
CLR OK
AJMP LOOP2
TRUE7: ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#07H
CLR OK
AJMP LOOP2
TRUE8: ACALL BARK;
MOV A,R2
MOV R6,A
MOV R3,#08H
CLR OK
LOOP2: AJMP DISPLAY ;搶答後停止計時，等待返回
SETB RING
JNB P3.1 QUIT
AJMP LOOP2
犯規搶答程序:
ERROR: SETB RING ;犯規響鈴
MOV R5,#0BH
MOV R4,#0BH; 顯示FF和犯規號數
LOOP3: ACALL DISPLAY
JNB P3.1 QUIT1; 等待「停止」鍵按下
AJMP LOOP3
QUIT1: CLR RING
CLR OK
AJMP START
顯示程序:
DISPLAY:MOV DPTR,#DAT1; 查表顯示程序,利用P0口做段選碼口輸出/P2低三位做位選碼輸出
MOV A,R5
MOVC A,@A+DPTR
MOV P2,#01H
MOV P0,A
ACALL DELAY
MOV DPTR,#DAT2
MOV A,R4
MOVC A,@A+DPTR
MOV P2,#02H
MOV P0,A
ACALL DELAY
MOV A,R3
MOVC A,@A+DPTR
MOV P2,#04H
MOV P0,A
ACALL DELAY
RET
DAT1:DB 00H,06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fh,00H,71H
;"滅","1","2","3","4","5","6","7","8","9","滅","F"
DAT2:DB 3FH, 06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fh,00H,71H
DELAY1: MOV 35H,#08H
LOOP0: ACALL DISPLAY
DJNZ 35H,LOOP0
RET
延時(顯示和去抖動用到):
DELAY: MOV 32H,#12H
LOOP: MOV 33H,#0AFH
LOOP1: DJNZ 33H,LOOP1
DJNZ 32H,LOOP
RET
發聲程序:
BARK: SETB RING
ACALL DELAY1
ACALL DELAY1
CLR RING; 按鍵發聲
RET
INT0(搶答時間R1調整程序):
INT0SUB:MOV A,R1
MOV B,#0AH
DIV AB
MOV R5,A
MOV R4,B
MOV R3,#0AH
ACALL DISPLAY；先在兩個時間LED上顯示R1
JNB P3.2,INC0; P3.2為+1s鍵,如按下跳到INCO
JNB P3.3,DEC0; P3.3為-1s鍵,如按下跳到DECO
JNB P3.4,BACK0; P3.4為確定鍵,如按下跳到BACKO
AJMP INT0SUB
INC0: MOV A,R1
CJNE A,#63H,ADD0; 如果不是99,R2加1,如果加到99了,R1就置0，重新加起
MOV R1,#00H
ACALL DELAY1
AJMP INT0SUB
ADD0: INC R1
ACALL DELAY1
AJMP INT0SUB
DEC0: MOV A,R1
JZ SETR1;如果R1為0, R1就置99，
DEC R1
ACALL DELAY1
AJMP INT0SUB
SETR1: MOV R1,#63H
ACALL DELAY1
AJMP INT0SUB
BACK0: RETI
TO溢出中斷(響鈴程序):
T0INT:MOV TH0,#0ECH
MOV TL0,#0FFH
JNB RING,OUT
CPL P3.6 ; RING標志位為1時候P3.6口不短取反使喇叭發出一定頻率的聲音
OUT: RETI
T1溢出中斷(計時程序):
T1INT: MOV TH1,#3CH
MOV TL1,#0B0H
INC R0
RETI
END

Ⅳ 八路搶答器中ctr是什麼意思

不好意思來晚了，可能你現在用不到了。不過CTR在電路中是計數器的意思。counter

Ⅳ 用西門子s7-200plc設計一個八位搶答器控制系統

2010數字電路課程設計論文

數字搶答器設計

系 部： 電氣系
班 級：093341
學 號：01
學生姓名： 廖 繼 武
指導教師： 龍 治 紅
專 業： 電子信息工程

2010 年12月12日

目錄
摘要 I
第1章 緒論 1
第2章 搶答器的系統概述 2
2.1設計任務及要求 2
2.2 設計方案論證 3
2.3 搶答器的工作原理 4
2.4優先判斷與編號鎖存電路 錯誤！未定義書簽。
第3章 搶答器的單元電路設計 6
3.1搶答器設計中的優先編碼電路 7
3.2搶答器設計中的定時電路 9
3.3搶答器設計中的報警電路 10
3.4搶答器設計中的時序控制電路 9
3.5七段顯示解碼器與數碼管 12
3.6搶答器的功能說明 14
第4章 總結 15
附錄 16

摘要

數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、解碼電路將電路的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和解碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。經過布線、焊接、調試等工作後數字搶答器成形。更具實用性。
關鍵字： 搶答電路 定時電路 報警電路 時序控制電路

第1章 緒論

當今的社會競爭日益激烈，選拔人才，評選優勝，知識競賽之類的活動愈加頻繁，而在競賽中往往分為幾組參加，這時針對主持人提出的問題，如果要是讓搶答者用舉手等方法，這在某種程度上會因為主持人的主觀誤斷造成比賽的不公平性。比賽中為了准確、公正、直觀地判斷出第一搶答者，這就要有一種搶答設備作為裁判員，這就必然離不開搶答器。
搶答器是一種應用非常廣泛的設備，在各種競賽、搶答場合中，它能迅速、客觀地分辨出最先獲得發言權的選手。早期的搶答器只由幾個三極體、可控硅、發光管等組成，能通過發光管的指示辯認出選手號碼。現在大多數搶答器均使用單片機或數字集成電路，並增加了許多新功能，如選手號碼顯示、搶按前或搶按後的計時、選手得分顯示等功能。
目前數字電子技術已經廣泛地應用到計算機、自動控制、電子測量儀表、電視、雷達、通訊等各個領域。隨著科技的發展，現在的搶答器有著數字化，智能化的方向發展，這就必然提高了搶答器的成本。鑒於現在小規模的知識競賽越來越多，操作簡單，經濟實用的小型搶答器必將大有市場。因此，我選擇簡易邏輯數字搶答器這一課題。簡易邏輯數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、解碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和解碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。
本課題設計通過參考大量文獻對搶答器的工作原理做了系統介紹，通過詳細的調查和權威技術資料及相關情報的收集，為學校等單位舉行的簡單的搶答活動提供了簡單設計思路，對於企業了解搶答器產品生產技術及其發展狀況十分有益。
本課題設計了一種採用數字電路製作的多功能數字搶答器，它主要採用了74系列的常用集成電路，它除了具有基本的搶答功能之外，還具有定時報警的功能，和數顯的功能，當搶答開始後，系統會自動倒計時，並且時間是可以預設的，期間有人搶答的話系統會停止計時，如果期間沒人搶答，系統會有短暫的報警，提示搶答結束。通過這次課程設計,了解簡單多功能數字電路搶答器的組成原理，初步掌握數字電路搶答器的調整及測試方法，提高思考能力和實踐能力。同時通過本課題設計，鞏固已學的理論知識，建立邏輯數字電路的理論和實踐的結合，了解多功能搶答器各單元電路之間的關系及相互影響，從而能正確設計、計算定時計數的各個單元電路。
第2章 搶答器的系統概述

搶答器我們都知道是選手做搶答題時用的，選手進行搶答，由搶到題的選手回答問題。搶答器不僅考驗選手的反應速度同時也要求選手具備足夠的知識面和一定的勇氣。選手們都站在同一起跑線上，體現公平的原則。本設計的數字搶答器由主體電路和擴展電路組成。現簡單的介紹設計任務及要求、設計方案論證、工作原理以及優先判斷與編碼電路。
2.1設計任務及要求
設計任務：設計一個具有鎖存與顯示功能的6人搶答邏輯電路。本課題的設計任務從功能上分, 主要包括以下兩個部分:
（1）基本功能
可同時6名選手參加比賽，他們的編號分別是1，2，3，4，5，6。
各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是S1，S2，S3，S4，S5，S6。
A、節目主持人設置一個控制開關，用來控制系統的清零和搶答的開始。
B、數字搶答器應具有數碼鎖存、顯示功能。搶答開始後，若有選手按動搶答
按鈕，編號立即鎖存，並在LED數碼管上顯示選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其他選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止。
（2）擴展功能
A、定時搶答功能。搶答器定時為20 s，啟動起始鍵後，定時器開始工作，立即減計，並在顯示器上顯示出來，同時揚聲器要短暫報警。
B、參賽選手在設定的時間內搶答（30s），搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶倕時刻的時間，並保持到主持人將系統清零為止。
C、 當定時搶答的時間已到，還沒有選手搶答進，本次搶答無效，系統短暫報警,並封鎖輸入電路，禁止選手超時後搶答，時間顯示器上顯示00。
2.2 設計方案論證
製作搶答器可以採用多種設計方案，可以用單片機來完成，它的功能強大製作簡單，並且外圍的元件也很少；也可以用PLC來實現，它的製作也是比較簡單；最後也可以用數字電路來實現，它的原理比較簡單，集成塊的價格也比較便宜且很容易購買，與我們學完的《數字電路》聯系緊密，能將我們所學知識用於實際，對鞏固所學知識有重要意義，用了一些成型電路，如NE555標准秒脈沖電路等，使總體方案易於實現，本設計採用的是數字電路。
2.3 搶答器的工作原理
如圖2.1所示為搶答器的結構框圖，它由主體電路和擴展電路兩部分組成。主體電路完成基本的搶答功能，即開始搶答後，當選手按動搶答鍵時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成檢測數碼管工作情況。其工作原理為：接通電源後，主持人將開關撥到"清除"狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置於"開始"狀態，宣布"開始"搶答器工作。定時器倒計時，揚聲器給出聲響提示。選手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之後，定時器停止、禁止二次搶答、定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態開關。

2.4優先判斷與編號鎖存電路
74LS190的 優先判斷與編號鎖存電路如圖2.2所示。電路選用優先編碼器 74LS148（邏輯功能圖2.3）和基本RS觸發器（邏輯功能圖2.4）來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號；二是禁止其他選手按鍵，其按鍵操作無效。工作
過程：系統清除按鍵按動時，四個RS觸發器的置 端均為+5V，使四個觸發器均被置0。1Q為0，使74LS148的使能端 =0，74LS190計數器的輸入端D0=0，此時十位的74LS190輸入「0010」，個位唯「0000」，從而進行20倒計時（見圖2.5），74LS148處於允許編碼狀態，同時1Q為0，使74LS48的滅燈輸入端 =0，數碼管無顯示。這時搶答器處於准備搶答狀態。
當系統清除按鍵松開時，搶答器處於等待狀態。當有選手將按鍵開關按下時，搶答器將接受並顯示搶答結果，假設按下的是S4，則74LS148的編碼輸出為011，此代碼送入基本RS觸發器後再鎖存74LS148，使4Q3Q2Q=100，亦即74LS148的輸入為0100；又74LS148的優先編碼標志輸出Ys非為0，使1Q=1，即 =1，74LS48處於解碼狀態，解碼的結果顯示為「4」。同時1Q=1，使74LS148的 =1，74LS148處於禁止狀態，從而封鎖了其他按鍵的輸入。此外，當優先搶答者的按鍵松開再按下時，由於仍為1Q=1，使 =1，74LS148仍處於禁止狀態，確保不會接受二次按鍵時的輸入信號，保證了搶答者的優先性。

圖2.2

圖2.3 CT74LS148 邏輯功能示意圖

圖2.4 基本RS觸發器示意圖

圖2.5 控制74 LS190計數器
第3章 搶答器的單元電路設計

簡易邏輯數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、解碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和解碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。現簡單介紹搶答器設計中的優先編碼電路、定時電路、報警電路、時序控制電路、七段顯示數碼器及解碼管電路。
3.1搶答器設計中的優先編碼電路
優先編碼電路如圖3.1所示。該電路完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號，同時解碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。
工作過程：開關S置於「清除」端時，RS觸發器的 端均為0，4個觸發器輸出置0，使74LS148的 ＝0，使之處於工作狀態。當開關S置於「開始」時，搶答器處於等待工作狀態，當有選手將鍵按下時（如按下S5），74LS148的輸出 經RS鎖存後，1Q=1， =1，74LS48處於工作狀態，4Q3Q2Q=101，經解碼顯示為「5」。此外，1Q＝1，使74LS148 ＝1，處於禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由於仍為1Q＝1，使 ＝1，所以74LS148仍處於禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。如有再次搶答需由主持人將S開關重新置於「清除」然後再進行下一輪搶答。並且當1Q=時，使得74LS190的輸入當D0=1，從而十位的74LS190的輸入端唯「0011」，個位為「0000」，從而進行30秒倒計時。
74LS148是二進制的8線-3線優先編碼器，從它的功能真值表中可以看出，輸入、輸出都是低電平有效，且輸入中的I7的優先權最高，I0的優先權最低。輸出低電平有效也稱反碼輸出。當編碼器工作時，若I0=1，不論其他輸入端是否為有效低電平，只對IN7進行編碼，編碼輸出為 若I7 =1，I6=0，則只對I6進行編碼，編碼輸出為 ，其他編碼過程依次類推。
( 74LS148為8線－3線優先編碼器。表3.1為74LS148的功能真值表。)

表3.1 74LS148的功能真值表
3.2搶答器設計中的定時電路
由節目主持人根據搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數器進行預置（20S），計數器的時鍾脈沖由秒脈沖電路提供。可預置時間的電路選用十進制同步加減計數器74LS190進行設計，具體電路如圖3.2所示。本設計是以555構成震盪電路，由74LS190來充當計數器，構成搶答器的倒計時電路。該電路簡單，無需用到晶振，晶元都是市場上容易購得的。設計功能完善，能實現直接清零、啟動。74LS190 是一個十進制可逆計數器，它有兩個時鍾輸入端CU和CD，當從CU輸入時，進行加法記數，從CD輸入時，進行減法記數。它有進位和借位輸出，可以進行幾位串接記數。它還有獨立的置「0」輸入端，並且可以單獨對加法或減法記數進行預置數，本設計中的搶答器的定時電路就是利用74LS190中的預置數的功能來進行定時的。

圖3.2定時電路
3.3搶答器設計中的報警電路
在我們實驗室里，由於蜂鳴器不要CP脈沖只要有一定的電壓和電流就能報警，只要前面的電路正確就報警，根據老師的要求，我設計了有人搶答和最後5S、3S、1S報警(見下圖)。我主要通過十位的74LS190的Q0,Q1與個位的74LS190的Q0,Q1.Q2,Q3,經過8個輸入端的或非門來控制最後5S、3S、1S報警，例如控制最後5S報警時，吧十位的Q0,Q1直接接在或非門上，個位的Q0,Q2經過非門後再接在或非門是，Q1，Q3直接接就可以啦！8輸入端的或非門其餘沒用的管腳接地或者懸空就可以實現最後5S報警呢！關於最後3S，1S報警的與5S報警的差不多，只要控制好相應的管腳就可以啦！
有人搶答就報警就是把74LS148的三個輸出端一起經過與非門就可以，因為沒有人搶答時，輸出端都為1；當有人搶答時三個輸出端必定有一個為零，經過與非門後即為1，從而報警（見下圖）。

最後5S,3S,1S報警電路圖

有人搶答報警電路圖
3.4搶答器設計中的時序控制電路
時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：
①主持人將控制開關撥到"開始"位置時，揚聲器發聲，搶答電路和定時電路進人正常搶答工作狀態。
②當參賽選手按動搶答鍵時，揚聲器發聲，搶答電路和定時回答電路開始工作。
③當設定的搶答時間到，無人搶答時，揚聲器發聲，同時搶答電路和定時電路停止工作。
根據上面的功能要求，設計的時序控制電路。通過74LS4078控制74LS148的輸人使能端 。工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，有74LS148送到基本RS觸發器輸出 1Q=0， 同時1Q的信號送到74LS148 端，使74LS148開始工作，且1Q送到74LS190的D0端，使74LS190進行定時電路進行遞減計時（20S）。同時，在定時時間未到時，通過8輸入端的或非門輸出端為「0」，則"定時到信號"為0，送到74LS148 端，使74LS148開始工作，從而實現功能①的要求。當選手在定時時間內按動搶答鍵時，1Q＝1， 即74LS148 =1，74LS148處於禁止工作狀態，同時RS觸發器輸出的信號1到74LS190的DO，使74LS190實現從30S開始遞減，從而實現功能②的要求。當定時時間到時，通過8輸入端的或非門使"定時到信號"為1，使74LS190的 =1，74LS148處於禁止工作狀態，禁止選手進行搶答。
3.5七段顯示解碼器與數碼管
七段顯示解碼器與數碼管如下圖3.6所示。7段顯示解碼74LS48將鎖存器74LS279的信號解碼，輸出給數碼管。當後台工作人員將S置於GND， =0，使燈測試輸入端（圖中3號）=1，這時測試數碼管工作情況；當後台工作人員將S置於Vcc， =1，使燈測試輸入端（圖中3號）=1，這時正常解碼。
（74LS48為4線－七段解碼器/驅動器，表3.2為其真值表，圖3.7為邏輯圖）

圖3.6 7段顯示解碼器與數碼管

Inputs Outputs

D C B A
a b c d e f g
0 H H L L L L H H H H H H H L
1 H X L L L H H L H H L L L L
2 H X L L H L H H H L H H L H
3 H X L L H H H H H H H L L H
4 H X L H L L H L H H L L H H
5 H X L H L H H H L H H L H H
6 H X L H H L H L L H H H H H
7 H X L H H H H H H H L L L L
8 H X H L L L H H H H H H H H
9 H X H L L H H H H H L L L L
10 H X H L H L H L L L H H L H
11 H X H L H H H L L H H L L H
12 H X H H L L H L H L L L H H
13 H X H H L H H H L L H L H H
14 H X H H H L H L L L H H H H
15 H X H H H H H L L L L L L L
BI X X X X X X L L L L L L L L
RBI H L L L L L L L L L L L L L

L X X X X X H H H H H H H H
表3.2 74LS48真值表

圖3.7 74LS48邏輯圖

3.6搶答器的功能說明
在知識比賽中，特別是做搶答題目的時候，在搶答過程中，為了知道哪一組或哪一位選手先答題，必須要設計一個系統來完成這個任務。本文主要介紹了簡單邏輯數字電路搶答器的設計及工作原理，以及它的實際用途。如果要讓比賽更公平，防止出現違規現象，可以增加其擴展功能：
(1) 可以設計聲控裝置，在主持人說開始時，系統自動完成清零並開始計時的功能。
(2) 在主持人讀題的過程中，禁止搶答，可以在主持人控制的開關上另接一個與圖3-1一樣的電路，即可實現「違規者可見」的功能，即在主持人讀題時如果有人違反比賽規定搶先按動按鈕，顯示器可以顯示是哪個參賽隊搶先，便於作出相應的處理。

第4章 總結

本設計主要講述了搶答器的工作原理和工作過程。在說明工作原理的過程中，突出了搶答器設計中的基本電路的組成單元以及這些單元如何實現搶答功能；結合本設計的內容，指出了各單元電路的設計方法和意義，以及如何進行搶答控制。在這次設計中遇到了很多實際性的問題，在實際設計中才發現，書本上理論性的東西與在實際運用中的還是有一定的出入的，所以有些問題不但要深入地理解，而且要不斷地更正以前的錯誤思維。電路設計是一個很靈活的東西，它反映了你解決問題的邏輯思維和創新能力。它才是一個設計的靈魂所在。因此在整個設計過程中大部分時間是用在單元電路的理解和設計上面。很多單元電路是可以借鑒書本上的，但怎樣銜接各個單元電路才是關鍵的問題所在。經過這段時間的努力，在老師和同學的幫助下終於徹底的做完了課程設計的所有工作。通過這次的課程設計，我能運用已學的知識解決我在設計中遇到的問題，使我思考問題的能力得到了很大的提高。在做設計的過程中我查閱了很多的資料，並認真的閱讀這些與我的設計相關的資料，從而我的專業涵養得到了提高，知識的儲備量也有所增加。在做設計時，我復習了很多專業課的知識，這使得我的專業知識在離校之前得到了鞏固。
這次設計,讓我受益匪淺。我對數字電路設計中的邏輯關系等有了一定的認識，對以前學的數字電路又有了一定的新認識，溫習了以前學的知識，就像人們常說的溫故而知新，但在設計的過程中，遇到了很多的問題，有一些知識都已經不太清楚了，但是通過查找一些資料又重新的溫習了一下數字電路部分的內容。
通過這次設計我也發現自己的很多不足之處。在設計過程中我發現自己考慮問題很不全面，自己的專業知識掌握的很不牢固，所掌握的電路應用軟體還不夠多，我希望自己的這些不足之處能在今後的工作和學習中得到改善。而且，通過這次設計，我懂得了學習的重要性，學會了堅持和努力，這將為以後的學習做出了最好的榜樣！我將會在以後的生活中繼續學習。

附錄

Ⅵ 8位競賽搶答器

你好，8路搶答器我做出來了，選手編號1~8八個按鍵和清零顯示和開始搶答兩個功能鍵共10個按鍵，開始顯示編號0，倒計時30s，然後按鍵開始搶答鍵開始倒計時，期間可以隨時清零重新倒計時30s搶答，搶答過程只能有1位選手搶答並顯示編號，搶答之後，時間停止，顯示編號，其他選手搶答無效；等主持人按下清零後重新回到開始搶答之前的界面。

但是我只有程序，沒有protel的模擬圖，51單片機、數碼管、矩陣鍵盤共同完成。
使用的是郭天祥的TX-1C開發板。
回復我我給你程序。
希望我的回答能幫助到你。

Ⅶ 用單片機設計一個8位競賽搶答器程序怎麼寫

我有這個程序，需要不？，現成的，

Ⅷ 單片機八路搶答器設計怎麼改4路

5到8的開關去掉。以單片機為核心，設計一個4位競賽搶答器，把5到8的開關去掉，相應的二極體也不要，接這些二極體餓晶元管腳讓它懸空就行了。

Ⅸ 八路搶答器的畢業設計論文

有一個絕對適合你
論文的部分：

2.實驗原理
智力競賽搶答器用單片機來設計製作完成,由於其功能的實現主要通過軟體編程來完成, 採用單片機AT89C51,它是低功耗、高性能的CMOS型8位單片機。片內帶有4KB的Flash存儲器,且允許在系統內改寫或用編程器編程。該智力競賽搶答器的准確度很高，其誤差主要由晶振自身的誤差所造成。
AT89C51單片機由微處理器，存儲器，I/O口以及特殊功能寄存器SFR等部分構成。其存儲器在物理上設計成程序存儲器和數據存儲器兩個獨立的空間，片內程序存儲器的容量為4KB，片內數據存儲器為128個位元組。89C51單片機有4個8位的並行I/O口：P0口，P1口，P2口和P3口。各個介面均由介面鎖存器，輸出驅動器，和輸入緩沖器組成。P1口是唯一的單功能口，僅能用作通用的數據輸入/輸出口。P3口是雙功能口除了具有數據輸入/輸出功能外，每條介面還具有不同的第二功能，如P3.0是串列輸入口線，P3.1口是串列輸出口線。在需要外部程序存儲器和數據存儲器擴展時，P0可作為分時復用的低8位地址/數據匯流排，P2口可作為高8位的地址匯流排。P3口也可作為AT89C51的一些特殊功能口，同時為閃爍編程和編程校驗接收一些控制信號。

Ⅹ 設計要求： 以單片機為核心，設計一個8位競賽搶答器：同時供8名選手或8個代表隊比賽，分別用8個按鈕S0～S7

這個不需要硬體來實現嗎？