MDR对程序员透明吗

⑴ 三级存储系统构成工作原理

主存和Cache之间的数据调动是由硬件自动完成的，对所有程序员均是透明的；而主存和辅存之间的数据调动则是由硬件和操作系统共同完成的，对应用程序员是透明的。MDR和MAR逻辑上在主存中，实际上在CPU中；地址译码器在主存中。

三级缓存是为读取二级缓存后未命中的数据设计的—种缓存，在拥有三级缓存的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。

其运作原理在于使用较快速的储存装置保留一份从慢速储存装置中所读取数据且进行拷贝，当有需要再从较慢的储存体中读写数据时，缓存(cache)能够使得读写的动作先在快速的装置上完成，如此会使系统的响应较为快速。

⑵ 电路板上的Tⅴ一cⅴBS代表什么

‍

1. 计算机组成原理概论

计算机：数字电子计算机

组成：计算机硬件系统的逻辑实现

原理：不以具体机型为依托的，基本实现原理。

计算机组成原理：掌握如何实现的具体细节。

1.1 计算机系统简介

计算机系统由两大部分组成：硬件和软件。软件又包括系统软件和应用软件。

系统软件可以管理整个计算机系统：

• 语言处理程序（将高级语言转换为机器可以懂得指令）
• 操作系统
• 服务性程序（比如数学库、MPI服务程序进行并行之间的通信）
• 数据库管理系统
• 网络软件

应用软件是按照任务需要编制成的程序。

可以简单将软件看作一个层次结构，硬件为软件提供接口，系统软件又为应用软件形成接口，来完成不同的程序。

对于计算机的物理结构层次，我们这门课主要研究逻辑层和微电路层的具体实现方式。

计算机系统的指令层次如下图所示

操作系统可以管理软硬件的资源。

计算机系统结构定义了系统软硬件的交界面，定义了哪些功能由软件实现，哪些功能由硬件实现，定义为==程序员所见到的计算机系统的属性概念性的结构与功能特性==。（指令系统，数据类型，寻址技术，I/O机理），即程序员需要理解的东西。

计算机组成：实现计算机体系结构所体现的属性，即具体指令的实现。

1.2 计算机的基本组成 1.2.1 冯诺依曼结构

上图实线表示数据流动，虚线表示控制反馈。

• 计算机结构由五大部件组成：存储器、运算器、控制器、输入设备、输出设备
• 以运算器为中心==程序存储在存储器中==
• 指令和数据以同等地位保存在存储器中，可以按照地址寻找。
• 指令和数据由二进制表示，指令由操作码和地址码组成，操作码指明指令要干什么，地址码指明操作数的地址。

冯诺依曼结构以运算器为中心，容易形成瓶颈。我们可以使用存储器作为中心来进行优化，但是还不够。

1.2.2 现代计算机硬件框图

指令和数据都是保存在存储器中的。

1.2.3 存储器的基本组成

MAR是存储器地址寄存器，保存了存储单元的地址和编号，长度反映存储单元的个数。

MDR是存储器数据寄存器，保存了要存入存储体的数据或刚从存储体拿出来的数据，长度反映存储字长。

利用MAR和MDR来将数据放入存储器。

1.2.4 运算器的结构

ALU（算术逻辑单元），通常是一个组合电路，输入撤销，输出也撤销，因此需要加上寄存器保存参与运算的计算。

数据寄存器X保存输入参数，ACC为累加寄存器，保存结果，乘法可能使得数据位数保存不下，使用MQ寄存器保存低位。

上表中存放了不同运算中，运算器的工作过程，以乘法为例，操作过程如下：

• 首先将被乘数取出来放到ACC中
• 从指令中的乘数地址M中取出乘数，送入MQ中
• 将被乘数送到X中
• 将ACC清零
• 完成乘法操作，结果由ACC和MQ保存

这些操作的过程顺序是由控制器来控制完成的。

1.2.5 控制器的基本结构

控制器的功能是解释指令（完成指令）、保证指令的按序执行。

• PC（程序计数器）寄存器保存了当前指令的地址，进行取指令，PC有计数功能。
• IR（指令寄存器）存放当前要执行的指令，将操作码送入CU进行分析。
• CU（控制单元）发出控制信号，控制相对应的部件来执行指令。

下面以取数指令为例分析指令执行过程（取数送到ACC中）

1. PC保存指令的地址，送到MAR进行寻址
2. MAR根据地址到存储体中找到保存的指令
3. MDR从存储体中取出指令
4. 送到IR中，IR存放要执行的指令
5. IR将操作码送入CU中进行分析
6. 同时将地址码送到MAR中找这个数的数据
7. MAR根据地址到存储体中找到要取的数
8. MDR保存从存储体中取出的数
9. CU控制下，将要取的数送到ACC中。

CU分析控制这些步骤的过程。

1.3 计算机硬件的主要技术指标

• 机器字长：CPU一次能处理数据的位数，与CPU中寄存器位数有关。
• 运算速度：主频、核数以及每个核支持的线程数、CPI（执行一条指令所需的时钟周期数）、MIPS（每秒执行百万条指令）、FLOPS（每秒浮点运算次数）。
• 存储容量：主存容量（可使用存储单元个数×存储字长来表示存储体容量，MAR * MDR）（也可使用字节数来表示）、辅存容量（字节数表示）。

2. 计算机的发展以及应用 2.1 计算机的发展史

第一台计算机，1946年ENIAC，十进制运算。

电子技术的发展与计算机体系结构技术的发展对计算机的发展产生了决定性作用。

根据硬件技术来对计算机进行划分代码

电子管→晶体管→大规模集成电路→大规模集成电路→超大规模集成电路

软件技术的发展：机器语言（面向机器）、汇编语言（面向机器）、高级语言（面向问题）。

2.2 计算机的应用

• 科学计算和数据处理
• 工业控制和实时控制
• 网络技术
• 虚拟现实
• 办公自动化和管理信息系统
• CAD/CAM/CIMS
• 多媒体技术
• 人工智能

3. 系统总线 3.1 总线（bus）的基本概念

总线是连接各个部件的信息传输线，是各个部件共享的传输介质，是信号的公共传输线。

如果使用单总线结构（系统总线），那么同时只能有一对部件进行信号传输，效率较低，使用双总线结构效率会更高。

上面的结构，无法在I/O和主存之间进行直接的信息传输，必须要通过CPU。

3.2 总线的分类

• 片内总线：芯片内部的总线。
• 系统总线：计算机各部件之间的信息传输线。可分为：
• • 数据总线，双向的，一般小于等于机器字长和存储字长。
  • 地址总线，单向的，与存储地址、I/O地址有关。
  • 控制总线，双向（CPU发出存储器读写指令，总线允许，中断确认等；CPU接收中断请求、总线请求）
• 
  
• 通信总线：计算机之间或计算机和其它设备之间的通信，并行通信总线和串行通信总线。

3.3 总线的特性和性能指标

总线印刷到电路板上（主板），其他设备插板插到电路板上。

总线的性能指标：

• 总线宽度：数据线根数，同时可以传输多少位。
• 标准传输率：每秒传输的最大字节数MBps
• 时钟同步/不同步
• 总线复用：地址线与数据线是否可以复用
• 信号线数：地址线、数据线和控制线的总和
• 总线控制方式
• 其他指标：负载能力等

3.4 总线结构

增加了DMA（直接存储器访问）总线，外部设备直接访问存储器内存。高速设备直接通过DMA访问主存。

CPU与cache通过局部总线进行相连，扩展总线将外部设备连接。

高速设备和低速设备分离，分别连接到高速总线和扩展总线上。

PCI高速总线来连接高速设备，PCI总线可以通过桥来进行扩展。

3.5 总线控制 3.5.1 总线判优控制

通过是否能对总线发出占用请求，我们将设备分为主设备（主模块）和从设备（从模块）。主设备可以对总线有控制权，从设备响应从主设备发来的总线命令。

总线判优控制可以分为两种：集中式和分布式。下面介绍几种集中式的总线判优控制结构。

主设备通过BR申请总线的控制权，有设备在使用总线，则设置BS。总线控制部件通过BG来链式查询这些接口是否提出了BR，遇到了BR则交出控制权。

因此，优先顺序则为BG的查询顺序。这种结构对电路故障特别敏感，尤其是BG，如果BG后面出了问题，会导致后面的设备一直不会响应。

数据线用于数据的传输，地址线用于从设备的查找。通过设备地址线来查找某个设备是否发出总线请求。计数器的值通过设备地址线进行传输，来查找某个设备是否发出请求。可以自定义计数器的计数方式，来改变从哪个设备先查询等。

为每个I/O接口增加了BR和BG，通过排队器来进行优先级排队。这种方式使用的线数较多。

3.5.2 总线通信控制

为了解决通信双方（主从设备）协调配合的问题。

总线的传输周期（完成一次主从设备完整可靠的传输所需要的时间）：

• 申请分配阶段：主设备申请，总线决定
• 寻址阶段：主设备向向从设备给出地址和命令
• 传数阶段：主设备和从设备进行交换数据
• 结束阶段：主从设备撤销有关信息

• T1，主设备给出地址信号
• T2，给出从设备的读命令信号
• T3，从设备给出数据，输出到总线，完成数据交换
• T4，撤销地址信号，结束周期

强制同步，如果设备之间速度不同，快的设备需要等慢的设备。

不互锁：不管从设备是否接收到请求信号，过段时间主设备都会撤销请求。不管主设备是否接收到应答信号，从设备多段时间都会撤销应答。

半互锁和全互锁针对上面进行改进。

增加等待响应信号，当wait为低电平，则等待一个T。

使用分离式通信来将总线空闲的时间也充分利用起来。

4. 存储器 4.1 概述

按照存取方式对存储器进行分类：

• 存取时间与物理地址无关（随机访问）：随机存储器、只读存储器。
• 存取时间与物理地址有关（串行访问）：顺序存取存储器（磁带）、直接存取存储器（磁盘）。

按照在计算机中的作用分类：

存储器的层次结构：

• 寄存器包括体系结构寄存器和非体系结构寄存器。
• 一部分缓存放在了CPU之中。

• 缓存——主存层次，使用硬件方法连接到一个整体（对程序员透明，即不需要了解），速度较快，解决CPU和主存之间速度差距较大的问题，缓存即为cache，CPU可以直接从缓存调用数据，cache和主存也进行数据交换。使用主存储器的实地址和物理地址。
• 主存——辅存层次，使用软硬件结合方式连接，容量较大，解决容量不足问题。这个层次称为虚拟存储器，使用虚地址和逻辑地址。

4.2 主存储器 4.2.1 概述

主存的基本组成：

主存与CPU之间的联系：

主存中存储单元地址的分配：

• 每个字节（8位）一个地址，如果一个存储单元存储32位，即四个字节为一个字，可以将高位字节/低位字节，放在小的地址作为字地址。

主存的技术指标：

4.2.2 主存储器半导体芯片简介

基本结构：

• 地址线（单向）给出地址，经过译码驱动电路来选择指定的存储单元，完成数据的读写操作（数据线双向）。
• 片选线是芯片选择信号，给出这次选择的地址是不是这个芯片的地址。
• 读写控制线，控制操作允许读还是写。
• 根据地址线和数据线条数，可以计算出芯片容量。如果地址线10条，数据线4条，那么芯片容量则为1K×4位。即1K个地址，每个地址数据4位。

译码驱动方式：

第一种方法是线选法

• 使用地址译码器，给定输入，输出只有一根线（字线）是有效的，图中一根线中是8个芯片组合成一个字，那么只有一根线的这一组芯片有效。
• 这种方法，每个字的存储单元都需要一根线，当容量较大的时候，很麻烦。

第二种方法是重合法

• 将所有存储单元布置成二维的阵列，使用两个地址译码器XY，一组(X,Y)对应一个存储单元。
• 这样会大大降低所需要的线数量。

4.2.3 随机存取存储器（RAM） 4.2.3.1 静态RAM（SRAM）

SRAM的基本电路：

• 使用触发器T1-T4来存储0/1，T5、T6控制存储单元读写，实际中会有许多虚线框进行堆叠，T7、T8列开关，一列共用。同样，可以横向进行堆叠，那么行地址选择的这一行，所有存储单元的T5和T6都会导通，但是只有对应列也有效的那个存储单元才进行读写。
• 通过行选和列选，选中进行读写操作的存储单元。

SRAM芯片举例（Intel 2114）：

• WE读写控制信号，CS片选信号，A0-A9为地址线，4个I/O数据线。
• 10根地址线，使用重合法，6线为行地址，4线为列地址，每个列信号控制四列，这样一次就可以选择4位，将这4位看做是一个存储单元。就完成了1K×4位的选择。

4.2.3.2 动态RAM（DRAM）

DRAM的基本电路：

• 利用电容，如果电容保存了电荷，则认为保存是1，没有电，则认为是0。
• 保存在Cg上，T1、T2、T3是控制管。
• 读出信息与原信息相反，需要加非门。
• 写入信息与输入信息相同。

还有一种结构是单管动态RAM：

• 读出数据时，数据线有电，则为1。
• 写入时，Cs充电为1，放电为0。

三管DRAM芯片举例（Intel 1103）：

• 因为电容会漏电，刷新放大器会定时对存储的信息进行刷新。

单管DRAM芯片举例（Intel 4116 16k×1位）：

• 只有7根地址线，通过两次，来接受行地址和列地址，存放到对应的缓存器中。
• 通过行时钟、列时钟、写时钟来控制读写。

动态RAM的刷新：

• 每一次刷新只与行地址有关，与列地址没有关系，每次刷新一行。
• 集中刷新（在某段时间集中刷新所有的电容），这段时间DRAM是不可用的，称为死区。
• 分散刷新（每次读写操作之后，将某一行刷新），相当于将原来的读写操作的时间变长，把刷新操作放在读写操作中，这样就不存在死区。分散刷新比较频繁，有点过度刷新了。
• 异步刷新（将上面两种结合），则每隔一段时间对某一行进行刷新，即多个读写操作加一个刷新操作。

4.2.3.3 两种RAM的比较

• DRAM的集成度较高，每个存储单元复杂度较低。
• SRAM的速度较快，一般用作缓存。

4.2.4 只读存储器（ROM）

ROM中一般保存系统信息或系统程序。早期是只读的，不可以写，经过多年的发展和改进，现在的ROM可以自己多次读写。

• 掩模ROM（MROM）：只读，不能修改。行列选择线交叉处有MOS管则为1，没有则为0。
• PROM（一次性编程）：熔丝断了，则为0，否则为1。可以一次性的破坏性编程。
• EPROM（可以多次编程）：N型沟道浮动栅MOS电路。S与D导通为1，不导通为0。
• EEPROM（多次性编程）：电可擦写、局部擦写、全部擦写。
• Flash Memory（闪存型存储器）：比EEPROM快，具有RAM的一些功能。

4.2.5 CPU与存储器的连接

存储器容量扩展可以通过位扩展（增加存储字长）、字扩展（增加存储字的数量）、同时扩展。

CPU与存储器的连接：

• 地址线的连接：低位作为地址，高位作为片选信号
• 数据线的连接
• 读写命令控制线的连接
• 片选线的连接：MREQ信号（表示该信号是连接存储器还是I/O接口）一定要连接到片选信号中，使得只有这个信号有效，才是CPU和内存连接工作。
• 合理选择存储芯片（ROM/RAM，芯片的性能参数）
• 其他：时序、负载

4.2.6 存储器的校验

校验，检测合法代码，对非法代码进行纠错。

编码的纠错、检错能力与编码的最小距离有关。最小距离为任意两组合法代码之间二进制位数的最小差异。$$ L-1 = D + C (D≥C) $$L为最小距离，D为检测错误的位数，C为纠正错误的位数。

汉明码是具有一位纠错能力的编码，汉明码都采用了奇偶校验和分组校验（分组的奇偶校验，分组之间是有重叠的，校验位放在2 ^ k处，k=0,1,2,3...）。

汉明码的分组，将代码中每一位进行分组（1,2,3,4,5,6,7序号），将每一位的序号进行分组，序号的二进制最右边一位为1的，第一组，右边第二位为1的，第二组......

==最后的校验结果，哪一位是1，那么这位对应的那组中的那个序号的代码位出错。如果出现了多个1，那么就是这几个组中公共的那位出错了。==

4.2.7 提高主存的访问以及存储速度

CPU速度提升很快，但是存储器的速度提升较慢。

我们可以采用高速器件，采用层次结构（Cache-主存）,==调整主存结构。==

• 单体多字系统：使得存储器的存储字长大于CPU的字长（比如是CPU字长的4倍），这样一次读取就可以读取多个指令。但是这样会导致存储器结构复杂， 而且，如果需要执行的指令不是连续存放的，会更麻烦。
• 多体并行方式：
• 高位交叉：对各个存储体进行编号，存储体内部自行编号，每个存储体独立，有自己的控制编号。这样CPU给出的地址是体号+体内地址，各个存储体可以并行处理。（类似存储器容量的扩展）如果程序指令存方式顺序的，实际上还是在一个存储体中，并无法提升存储体速度。
• 低位交叉：体内地址+体号，使用横向的编码，比如存储体为M0-M3，那么第一个地址为M0的第一个位置，第二个地址为M1的第一个位置......这样M0中所有地址后两位都为00，M1都为01，M2都为10，M3都为11。后两位给出了存储体的选择地址。这样如果程序指令顺序存放的地址，实际上是不同存储体并行处理，这样就提升了效率，流水操作。

4.3 高速缓冲存储器（Cache） 4.3.1 概述

CPU与主存（DRAM）之间存在速度差异，为了避免CPU“空等”的现象，使用cache。

程序访问的局部性原理：

• 时间的局部性：当前正在使用的指令或数据，会在不久的将来还会使用到，那么应该把这种数据或指令放在缓存中。
• 空间的局部性：当前正在使用的指令或数据，不久的将来，相邻的指令或数据会使用到，那么应该把当前和相邻的指令和数据放到缓存中。

cache的工作原理：

把主存和cache分成大小相等的块，每个块大小相等，主存的块数量远远大于cache的块数量。==主存与cache之间的信息传送是按块传送，块内地址不变，cache的每个块的标记，标记了这个块是主存的哪个块。==

主存块调入了缓存（即cache标记了），称为命中，CPU可直接在缓存中取得数据；如果没有调入，称为未命中。

我们希望，每次执行程序，都尽可能的在cache中提取数据，这样速度会很快。CPU欲访问的信息在Cache中的比率称为命中率，命中率与Cache的容量和块长有关。一般每块取4-8个字，一般为一个存取周期内从主存调出的信息长度。

cache与主存的访问效率：

这里面平均访问时间为每次访问的平均时间（可能从cache，可能从主存）。

4.3.2 cache的基本结构与读写操作

cache的基本结构：

读写操作：

• 前者时刻保持了cache和主存的一致，后者只写cache中，当cache中退出时才写回主存。

cache的改进：

• 增加cache的级数：片内cache，片外cache。
• 分立缓存：指令cache，数据cache。

4.3.3 cache-主存的地址映射

即主存的任意一块加载到cache中的哪块。

直接映射：

即主存中任意一个块，只能映射到指定的一个cache块中，cache块可以是一对多的。相当于将主存分区，每个区内的这些块，对应于cache的所有块；这样在cache的标记中，有t位的标记，表示当前该cache块存放的是主存哪个区的对应位置信息。

这种方法cache块的利用率比较低，且可能会冲突。

全相联映射：

主存中任意一个块，可以被放入cache中的任意一个块中。

这样的话，虽然块的利用率高了，但是因为块可以映射到任意一个位置，如果查询某个主存块是否已经放入cache，需要比较所有的cache标记，速度较慢。

==组相联映射==：

与直接映射相似，==将cache分组，每个组可以有多个块；将主存分区，每个区的大小为cache的组数==。这样每个区的第0块，可以放入cache第0组的任何一个位置，因为每个组有多个块，解决了直接映射的冲突问题；想查询某个主存的块是否放入了cache，只需要在对应的组进行查询即可，解决了全相联映射的问题。

4.3.4 替换算法

如果内存块满了，如何替换，将谁弹出。

先进先出（FIFO）算法

近期最少使用（LRU）算法

4.4 辅助存储器

辅助存储器的主要作用是保存程序、文档和影音资料，不能直接与CPU交换信息，需要调入主存才能进行读写。

包括磁盘存储器和光盘存储器等。

⑶ 璁＄畻链虹郴缁熸傝-绗旇

title: 璁＄畻链虹郴缁熸傝-绗旇
date: 2019-09-28 10:40:32
tags:
typora--images-to: ./璁＄畻链虹郴缁熸傝-绗旇

链绔犲氨鏄姒傛嫭镐х殑璁茶В浜嗕竴涓嬭＄畻链虹殑涓浜涘熀链甯歌瘑.鍜岃＄畻链鸿兘浜х敓镄勬繁鍒诲摬瀛︾悊蹇靛拰璁＄畻链虹粍鎴愮殑灞傛

浠8浣崭簩杩涘埗涓轰緥,杩欓噷闇瑕佽冭槛浜岃繘鍒舵槸姝ｆ暟杩樻槸璐熸暟,璐熸暟镄勮瘽瑕佹嬁鍒拌ˉ镰佸湪璁＄畻,琛ョ爜琛ㄧず娉曚腑链楂树綅浠ｈ〃绗﹀彿浣

鍗佽繘鍒惰浆浜岃繘鍒,灏辨槸姣忔￠櫎浠2,璁板綍浣欐暟,铹跺悗浠庡彸鍒板乏鎺掑垪,寰楀埌浜岃繘鍒舵暟.

杩椤洓涓缁撴瀯灏辨槸甯冨皵浠ｆ暟镄勫熀纭缁撴瀯.涔熸槸寰埚氱数瀛愬师鍣ㄤ欢鑳芥椂闂寸殑锲哄畾闂ㄧ粨鏋

娴镣规暟鐢ㄦ潵琛ㄧず灏忔暟.浣嗕篃涓嶆槸缁濆圭殑绮剧‘.鍙鑳藉湪浜岃繘鍒舵暟镄勮寖锲村唴灏介噺鎺ヨ繎缁撴灉.娴镣规暟鐢ㄥ浐链夌殑缁撴瀯𨱒ヨ〃绀,绫讳技绉戝﹁℃暟娉,鐢变笁閮ㄥ垎缁勬垚 姣斿 12340 =1.234*10^4

绗﹀彿浣:1bit 0涓烘ｆ暟1浣嶈礋鏁

鏁板艰寖锲:8bit 鎸囨暟閮ㄥ垎

鏁板肩簿搴:23bit 灏炬暟閮ㄥ垎

浜岃繘鍒剁殑姣忓洓浣嶉兘鍙浠ュ瑰簲涓涓16杩涘埗, 锲犳ょ洿鎺ュ洓浣嶅洓浣崭竴缁勮浆鎹㈠氨琛

​ 濡 0011 1101 0110 1110 杞鎹涓 3 D 6 E 涔熷氨鏄3D6E

钖岀悊 鍗佸叚杩涘埗杞鎹浜岃繘鍒,灏辨槸鎶婃疮浣嶈浆鎴愬洓涓浜岃繘鍒01

链绔犲皢浜嗕竴浜涗簩杩涘埗镄勫父鐢ㄨ浆鎹,鍏跺疄链涓昏佺殑鏄琛ョ爜,阃氲繃琛ョ爜鎶婂噺娉曡浆鎹㈡垚锷犳硶,绠鍖栦简璁＄畻链虹殑瀹炵幇.钥屾诞镣规暟鍒欐槸阃氲繃鐗虹壊鏁板瓧镄勭簿搴︽潵镓╁ぇ浜嗘暟鍊肩殑锣冨洿,鍖呮嫭琛ㄧず镟村ぇ镄勫ぇ鏁板 1.5 10^20鍜屾洿灏忕殑灏忔暟.1.5 *10^(-20)

in杈揿叆鐢靛帇镞,p鏂寮n镵旈, out鍜宱v鐩哥粌.杈揿嚭0v

in镞犵数铡嬫椂,p镵旈,n鏂寮,out鍜2.9v鐩歌繛,杈揿嚭2.9v

鐢佃矾in镄勮緭鍏ュ拰out镄勮緭鍑虹粨鏋沧绘槸𨱍冲弽镄

A B浠讳竴鏂规湁鐢靛帇,閮戒细瀵艰嚧涓婃柟p鏂寮,涓嬫柟0V镵旈, 鍒机杈揿嚭涓0v

A B閮芥棤鐢靛帇镞, 涓婃柟 2.9v 涓嶤镵旈, 鍒机杈揿嚭2.9V

​ 鎴栭棬灏辨槸鎴栭潪闂ㄧ殑鐩稿弽鎴栬呰 鎴栭棬鍙栧弽灏辨槸鎴栭潪闂

​ 鐢佃矾灏辨槸鎴栭潪闂ㄧ殑杈揿嚭缁撴瀯鍦ㄥ姞涓娄箣鍓岖殑闱为棬,鎶婄粨鏋滃湪鍙嶈浆

宸﹁竟閮ㄥ垎.AB浠绘剰涓涓涓0鍒欎笂杈逛袱涓狿鍨嬩细链変竴涓杩为,瀵艰嚧C杈揿嚭涓1,鍦ㄧ粡杩囬潪闂ㄥ悗杈揿嚭涓0

A B 閮戒负1镞, 涓婅竟涓や釜P琛岄兘绔鍙,姝ゆ椂c杈揿嚭涓0,缁忚繃闱为棬钖庝负1

鍒拌繖閲屼簩杩涘埗杩愮畻镄勪笌鎴栭潪.灏卞凡缁忓彲浠ラ氲繃鐢佃矾𨱒ュ疄鐜颁简.钥屼笌鎴栭潪,寮傛垨浣滀负链锘虹镄勫厓浠,鍦ㄧ粡杩囧嶆潅镄勭粍钖埚彲浠ュ舰鎴愭洿澶氩嶆潅镄勯昏緫.涓嬭竟鎶婅繖鍑犱釜闂ㄧ敤绗﹀彿鎶借薄鍖,鍏朵腑涓庨潪闂ㄥ拰鎴栭潪闂ㄥ氨鏄瀵逛笌闂ㄥ拰鎴栭棬鍙栧弽

鍐崇瓥鍗曞厓鏄涓嶈兘瀛桦偍鏁版嵁镄勭数璺缁勫悎,浠栫殑杈揿嚭鍙栧喅浜庡綋鍓岖殑杈揿叆.杈揿嚭钖庣殑鏁版嵁涔熸病锷炴硶鍦ㄥ喅绛栧崟鍏冧腑瀛桦偍璧锋潵.

绠鍗曟潵璇村喅绛栧崟鍏冨氨鏄鐢卞疄镞剁殑杈揿叆浜х敓瀹炴椂镄勮緭鍑.骞朵笉淇濆瓨缁撴灉.

镓链夌殑杈揿嚭缁撴灉娌℃″彧链変竴涓鏄1,鍏朵粬閮芥槸闆.杩欎釜鍑犱釜缁撴瀯鐢ㄦ潵妫娴嫔尮閰崭笉钖岀殑杈揿叆妯″纺.锲犱负浠栧彲浠ラ氲繃杈揿嚭镄勭粨鏋滃垽鏂杈揿叆镄勬潵婧

涓庨棬鍓岖殑灏忓浑鍦堣〃绀哄硅緭鍏ュ彇鍙. AB镄勬疮绉岖粍钖堥兘瀵瑰簲涓涓杈揿嚭绾胯矾.杩椤氨鏄涓绉嶅垽鏂阃昏緫

杩欐槸涓涓涓𨰾嗗氱殑缁勫悎

ABCD 涓鐩存槸杈揿叆镄勬暟鎹婧.链夌数铡. 钥岄氲繃S镄勪袱镙圭嚎璺镄勭粍钖.𨱒ュ喅瀹氢娇鐢ˋBCD镄勯偅涓杈揿叆𨱒ヤ紶阃掔粰杈揿嚭.

杩欐槸涓涓澶氩悎涓镄勭粍钖

绱锷犲櫒鏄鐢ㄦ潵锅氢簩杩涘埗镄勫姞娉旷殑.浜岃繘鍒剁殑锷犳硶 鍏跺疄鏄涓変釜杈揿叆浜х敓涓や釜杈揿嚭镄勭粨鏋

濡 a= 10111 锷 b= 11101 鍏跺疄鏄涓や釜鏁扮殑姣忎竴浣嶉愭笎鐩稿姞.浣嗘槸杩欓噷涓や釜浣岖浉锷犲彲鑳戒细浜х敓杩涗綅.镓浠ュ簲璇ユ敼涓烘槸a鍜宐镄勬疮涓浣嶅拰鍓崭竴浣崭骇鐢熺殑杩涗綅(鍙浠ユ槸1鎴0) 杩涜岀浉锷. 浜х敓镄勭粨鏋滀篃鍖呮嫭褰揿墠浣岖殑鍜,鍜屼竴涓杩涗綅.鐢╟arryi琛ㄧず绗琲-1浣崭骇鐢熺殑杩涗綅, carryi+1琛ㄧずi浣崭骇鐢熺殑杩涗綅, si鏄褰揿墠浣岖浉锷犵殑缁撴灉 鐪熷艰〃濡备笅

闂ㄧ数璺濡备笅,鍙浠ョ湅鍒.涓や釜1浣岖浉锷,灏遍渶瑕佽繖涔埚氱数璺,铹跺悗浜х敓镄勪紶ci+1杩樿佷綔涓轰笅涓浣岖浉锷犵殑杈揿叆杩涗綅.

璁插氢釜1浣岖殑鍏ㄥ姞鍣ㄧ粍钖,褰㈡垚澶氢负锷犳硶鍣

链鍙宠竟镄0 鏄绗涓浣嶅姞娉旷殑杩涗綅,铹跺悗浜х敓镄刢1浣滀负绗浜屼綅锷犳硶镄勮繘浣. S0,S1,S2,S3鍒欐槸姣忎綅锷犳硶钖庣殑缁撴灉,链钖庤緭鍑虹殑浜岃繘鍒舵牸寮忓氨鏄 C4S3S2S1S0

鎸囬氲繃涓庢垨闱炰笁涓闂ㄧ殑钖勭岖粍钖,鍙浠ュ疄鐜颁换浣曢昏緫鍑芥暟.绫讳技阆揿剁殑涓夌敓涓囩墿

瀛桦偍鍗曞厓鐢ㄦ潵鎶婃暟鎹淇濆瓨鍦ㄧ数璺涓,鍦ㄤ娇鐢ㄧ殑镞跺椤皢鍏惰緭鍑

浠栬兘瀛桦偍1姣旂壒镄勪俊鎭,S鍜孯鏄涓や釜杈揿叆绔 ab鏄杈揿嚭绔.杩欎釜鍣ㄤ欢瑙勫畾RS涓嶈兘钖屾椂涓0.钥屼笖杩欎釜鐢佃矾浠讳綍镞跺橝鍜宎鐩稿悓,B鍜宐鐩稿悓.

杩欎釜鍣ㄤ欢镄勮勫緥鏄.褰揝鍜孯閮戒负0鎴栭兘涓1镞, a b镄勭姸镐侀兘鏄绋冲畾涓嶅彉

褰揜浠 1->0镞, a->0 b->1

褰揝浠 1->0 鏄,a->1,b->0.

钥 R鎴朣浠 0->1镞 a,b镄勭姸镐佺ǔ瀹氢笉鍙

锲犳ゅ彧链 R鎴朣浠1->0镞,镓崭细鏀瑰彉ab镄勭姸镐,鍏朵粬𨱍呭喌 ab淇濇寔涓嶅彉, 杩椤氨鐩稿綋浜庤繖涓鍣ㄤ欢鎻愪緵浜嗕缭瀛樼姸镐佺殑锷熻兘鍜屽彉镟寸姸镐佺殑锷熻兘,杩椤氨鏄涓涓瀛桦偍鍣.

鍦ㄩ挛瀛桦櫒鍓嶅湪锷犱袱涓鎺у埗,we琛ㄧず鍙鍐,D鏄杈揿叆镄勬暟鎹,褰搘e涓0镞,SR閮芥槸1.杈揿嚭涓嶅彉,鍙链夊綋W0->1镞,镞犺

D鏄0杩樻槸1.閮藉艰嚧 RS鍏朵腑涓涓鐢1->0,灏变细瀵艰嚧鍏朵腑涓涓杈揿嚭浼氩彉涓1

涓句緥.We涓1,濡傛灉D涓0,R浼 1->0,b鍙樻垚1a鍙樻垚0 We涓1,濡傛灉D涓1,S浼 1->0, 鍒檃鍙樻垚1b鍙樻垚0

锲犳 We涓1镞,a镄勭粨鏋滃拰D钖屾,琛ㄧずD镄勬暟鎹淇濆瓨鍦ㄤ简a涓,we涓0镞,a镄勬暟鎹涓崭细鍦ㄥ彉鍖.

鍒版.杩欎釜阌佸瓨鍣ㄥ彲浠ラ氲繃鏁版嵁鏁版嵁D鍜岃诲啓鎺у埗W𨱒ュ彉镟,淇濆瓨鏁版嵁浜.

鎶婂氢釜闂ㄦ带D阌佸瓨鍣ㄧ浉杩,鐢ㄥ悓涓涓猈E淇″彿鎺у埗,灏卞舰鎴愪简澶氢綅镄勫瘎瀛桦櫒

涓嫔浘鏄4浣嶅瘎瀛桦櫒,D鏄鏁版嵁婧 Q鏄杈揿嚭镄勫瓨鍌ㄧ粨鏋 WE缁熶竴鎺у埗锲涗綅阌佸瓨鍣ㄥ悓镞跺啓鍏ユ暟鎹

鍐呭瓨鏄鐢辨暟閲忔瀬澶х殑瀛桦偍绌洪棿鏋勬垚,姣忎釜瀛桦偍绌洪棿鍙浠ユ斁涓涓鏁版嵁.钥屾疮涓鏁版嵁鎴戜滑鍙浠ョ害瀹氢粬链8浣嶆垨钥4浣嶆垨钥16浣嶉挛瀛桦櫒缁勬垚. 杩欓噷镄勬疮涓瀛桦偍绌洪棿镄勮瘑鍒绗﹀彨锅氩湴鍧. 钥屾疮涓鏁版嵁涓钖链夌殑阌佸瓨鍣ㄧ殑涓鏁(涔熷氨鏄鑳藉瓨鍌ㄧ殑bit镄勪綅鏁)鍙锅氩诲潃鑳藉姏.鍦板潃镄勬绘暟鍙锅氩诲潃绌洪棿.

浠ユ坠链虹煭淇′负渚. 镓嬫満涓婃渶澶氲2000𨱒＄煭淇,2000鍙瀵诲潃绌洪棿.钥屾疮涓鐭淇″彲浠ュ寘钖100涓瀛.灏辨槸瀵诲潃鑳藉姏鏄100.

姣斿傝寸数鑴戞湁16MB鍐呭瓨,琛ㄧず璇ョ郴缁熸湁16M镄勫湴鍧涓鏁(瀵诲潃绌洪棿涓16M),钥屾疮涓鍦板潃镄勫诲潃鑳藉姏鏄1瀛楄妭(瀵诲潃鑳藉姏鏄8bit)

涓婃枃涓,鍐崇瓥鍗曞厓鏄涓崭缭瀛樻暟鎹,褰揿墠镄勮緭鍑哄彇鍐充簬褰揿墠镄勮緭鍏.瀛桦偍鍗曞厓鏄鎶ラ敊鏁版嵁,鍙浠ユ寔涔呬娇鐢.镞跺簭鐢佃矾鍒欐槸鍐崇瓥鍗曞厓鍜屽瓨鍌ㄥ崟鍏幂殑缁勫悎,镞㈣兘瀛桦偍鏁版嵁,鍙堣兘淇濆瓨鏁版嵁

镞跺簭鐢佃矾镄勪富瑕佺敤浜庡疄鐜版湁闄愮姸镐佹満.镓璋撴湁绾跨姸镐佹満,灏辨槸鎸囦粬链夊嚑涓锲哄畾镄勭姸镐,铹跺悗鍙埚浐瀹氱殑杈揿叆鍜岃緭鍑,浠栦细镊宸卞湪杩椤嚑涓鐘舵侀棿鍒囨崲,杈揿叆涓嶅悓镄勭姸镐.姣忎釜鐘舵侀兘浼氭牴鎹褰揿墠鐘舵佸拰褰揿墠杈揿叆𨱒ヨ烦杞鍒颁笅涓鐘舵.渚嫔傜孩缁跨伅.绾㈢伅浼氩湪杈揿叆镞堕棿鍒板彉鎹㈡椂,镙规嵁鐜板湪鏄绾㈢伅鐘舵,璺充负缁跨伅,钥岀豢𨱔鍒欎细璺冲埌榛勭伅.

链夐檺鐘舵佹満琛ㄧず涓鐩撮昏緫涓婄殑椤哄簭镓ц岃繃绋.浠栭氲繃锲哄畾棰戠巼镄勫竞涓鐢佃矾𨱒ヨЕ鍙.

链绔犺蹭简涓昏佽蹭简链锘虹镄勪笌鎴栭潪闂ㄥ櫒浠,铹跺悗鐢辫繖鍑犱釜鍣ㄤ欢缁勬垚浜呜＄畻链轰腑链閲嶈佺殑鍐崇瓥鍗曞厓鍜屽瓨鍌ㄥ崟鍏.杩欎袱閮ㄥ垎灏辨槸璁＄畻链虹殑镙稿绩閮ㄤ欢.鍒拌繖閲屾垜浠灏卞彂鐜.璁＄畻链哄叾瀹炲氨鏄链変竴浜涘櫒浠惰繘琛屽皝瑁呯粍钖,铹跺悗褰㈡垚浜嗘带鍒堕昏緫,铹跺悗鎱㈡参婕斿寲鍑轰简绋嫔簭鍜屾暟鎹.

鐜板湪甯哥敤鍐呭瓨鏄 2 ^{28-by-8-bit妯″纺,涔熷氨鏄瀵诲潃绌洪棿涓2} 28(2^28涓瀛桦偍鍗曞厓),瀵诲潃鑳藉姏涓8(姣忎釜鍗曞厓瀹归噺涓8bit)

璁块梾鍐呭瓨闇瑕佸厛寰楀埌镆愬瓨鍌ㄥ崟鍏幂殑鍦板潃,鏀惧湪CPU镄勫唴瀛桦湴鍧瀵勫瓨鍣(MAR)涓,铹跺悗鍦ㄥ彂阃佽诲啓淇″彿,浣垮唴瀛桦拰cpu镄勬暟鎹瀵勫瓨鍣ㄨ仈阃,鏁版嵁浠庡唴瀛樿繘鍏ュ埌鏁版嵁瀵勫瓨鍣(MDR)涓.

ALU鏄绠楁暟阃昏緫杩愮畻鍗曞厓,鍙浠ヨ繘琛屽姞鍑忔硶鍜屼笌鎴栭潪阃昏緫杩愮畻.ALU鑳藉勭悊镄勬暟鎹镄勯暱搴︽垚涓哄瓧闀,鐩鍓嶉氩父鏄32浣嶅拰64浣嶅瓧闀.

阃氩父涓篈LU閰岖疆灏戦噺瀛桦偍鍣.鐢ㄦ潵淇濆瓨璁＄畻涓闂寸粨鏋.锲犱负浠庡唴瀛树腑璇诲彇澶鎱浜.杩欎簺瀛桦偍鍣ㄥ彨瀵勫瓨鍣,瀛楅暱鍜孉LU涓鐩

杈揿叆杈揿嚭镄勮诲啓阃熷害镟存参,阃氩父浼氢负浠栦滑鍒嗛厤缂揿瓨,CPU涓庣紦瀛樿繘琛屾暟鎹浜ゆ祦

鎺у埗鍗曞厓鎸囨尌鍏朵粬鍗曞厓鍗忓悓宸ヤ綔.閲岃竟链閲嶈佺殑涓や釜瀵勫瓨鍣ㄦ槸鎸囦护瀵勫瓨鍣,鐢ㄦ潵淇濆瓨琚镓ц岀殑闾ｆ浔鎸囦护,绋嫔簭鎶链鍣,淇濆瓨涓嬩竴𨱒¤佹墽琛岀殑鎸囦护镄勫湴鍧.鎺у埗鍗曞厓鍖呮嫭链夐檺鐘舵佹満,鐢ㄦ潵鎺у埗绯荤粺涓镄勬椿锷.

鎸囦护锻ㄦ湡鏄鎸囨寚浠ょ殑镓ц屾ラ,鎸囦护鍦ㄨ＄畻链烘带鍒跺崟鍏幂殑鎺у埗涓嬩竴姝ヤ竴姝ユ墽琛,姣忎釜鎸囦护鍒嗕负鍏涓姝ラ,绉颁负鑺傛媿,涓涓鎸囦护镄勫畬鏁存墽琛岃繃绋嫔彨鎸囦护锻ㄦ湡.

鍙栨寚浠ゅ氨鏄鎶婂唴瀛树腑镆愪釜鎸囦护,锷犺浇鍒版带鍒跺崟鍏幂殑鎸囦护瀵勫瓨鍣↖R涓.PC灏辨槸鎸囧悜涓嬩竴涓瑕佹墽琛岀殑鎸囦护镄勫湴鍧.璇︾粏姝ラゅ备笅

浠庤繖閲屽彲浠ョ湅鍒癈PU涓庡唴瀛樻墦浜ら亾閮芥槸阃氲繃MAR,MDR瀵勫瓨鍣, MAR淇濆瓨镆愬瓨鍌ㄥ崟鍏幂殑鍦板潃,MDR浠庤ュ崟鍏冩嬁鍒版暟鎹.钥孖R瀵勫瓨鍣ㄦ绘槸淇濆瓨瑕佹墽琛岀殑鎸囦护镄勫唴瀹,IP鍒欐绘槸鎸囧悜涓嬩竴涓瑕佹墽琛岀殑鎸囦护镄勫湴鍧.

杩欓噷镄勬疮涓姝ラら兘浼氲姳璐逛竴鍒板氢釜镞堕挓锻ㄦ湡

璇戠爜镎崭綔鏄鍒嗘瀽,妫镆ユ寚浠ょ殑绫诲瀷,骞剁‘瀹氩瑰簲镄勬搷浣.杩欓噷鍒╃敤绗涓夌珷镄勮疟镰佸櫒 阃昏緫鍣ㄤ欢,纭瀹氭寚浠ゅ瑰簲镄勭数璺.

濡傛灉鎸囦护镓ц屾椂瀛桦湪鍦板潃镎崭綔,鍒椤湪姝よ妭𨰾嶈繘琛. 灏辨槸寰楀埌 鎸囦护镎崭綔鏁颁腑瀹屾暣镄勫湴鍧

璇诲彇镎崭綔鏁板湴鍧瀵瑰簲镄勫疄闄呭唴瀹,杩欓噷涔熼渶瑕佷娇鐢∕AR瑁呭叆涓婃ヨ＄畻鍑虹殑鍦板潃,铹跺悗阃氲繃MDR鎶婂湴鍧涓婄殑鏁版嵁璇诲彇鍑烘潵

鎸囦护宸茬粡璇嗗埆鍑,镎崭綔鏁扮殑鍐呭逛篃𨰾垮埌浜.杩欐ュ氨鏄镓ц屾寚浠.

杩欐槸璇ユ寚浠ゅ懆链熺殑链钖庝竴涓鑺傛媿,鍓崭竴鑺傛媿镄勭粨鏋滀细琚鍐椤叆鐩镄勫瘎瀛桦櫒.璇ヨ妭𨰾嶅畬鎴愬悗,鎺у埗鍗曞厓鍐嶆′粠鍙栨寚浠ゅ紑濮嬫墽琛屼笅涓涓鎸囦护锻ㄦ湡(锲犱负姝ゆ椂PC瀵勫瓨鍣ㄥ凡缁忔寚钖戜笅涓涓灏呜佹墽琛岀殑鎸囦护鍦板潃浜).杩欓噷灏辨槸涓涓链夐檺鐘舵佹満鍦ㄤ笉钖岀姸镐佺殑鎸夐‘搴忓垏鎹

瑕佹兂鏀瑰彉鎸囦护镄勬墽琛岄‘搴,姣斿傝烦鍒颁竴涓鎴戜滑甯屾湜浠栨墽琛岀殑鎸囦护闾ｉ噷,渚嫔傚惊鐜镞堕渶瑕佸悜鍓嶈烦.灏辫佸湪褰揿墠鎸囦护鍙栨寚浠よ妭𨰾 钖嶱c鎸囧悜涓嬩竴涓鎸囦护 鍒版墽琛屼笅涓涓鎸囦护镄勫彇鎸囦护鑺傛媿鍓,鎶妏c镓ц岀殑鎸囦护镄勫湴鍧鏀规垚鎴戜滑甯屾湜镓ц岀殑鎸囦护镄勫湴鍧. 杩椤氨闇瑕佺敤鍒版带鍒舵寚浠, 鎺у埗鎸囦护灏辨槸鍦ㄤ笂鏂囩殑镓ц岃妭𨰾岴XECUTE,涓诲姩淇鏀笔C瀵勫瓨鍣ㄧ殑鍐呭.闾ｄ箞链𨱒℃寚浠ゆ墽琛屽畬钖,Pc灏卞彇鍑烘垜浠𨱍宠佺殑鎸囦护镄勫湴鍧浜.

锲犱负CPU鏄涓𨱒℃寚浠や竴𨱒℃寚浠や竴鐩存墽琛,濡傚拰镓嶈兘锅沧㈣繍琛屽憿,锲犱负鎸囦护鏄镙规嵁CPU镄勬椂阍熷懆链熸潵杩愯岀殑.镒忔濇槸镞堕挓涓嶆柇鍙戜俊鍙锋彁阅掓寚浠ゆ墽琛屼笉钖岀殑鑺傛媿,铹跺悗涓鐩存墽琛屾寚浠.锲犳ゆ兂锅沧帀鎸囦护镓ц,灏辨槸瑕佸仠姝㈡椂阍.涔熷氨鏄浜嬭繍琛屾带鍒朵綅杈揿嚭涓0 .灏卞仠姝浜嗘椂阍.

链绔犱粙缁崭简鍐璇轰緷镟肩殑妯″瀷.鐜板湪镄勮＄畻链洪兘鏄閲囩敤杩欎釜妯″纺𨱒ヨ捐″拰缁勮呯殑.杩欓噷杈逛笉钖岀殑纭浠,瀵逛簬CPU𨱒ヨ.閮介渶瑕佹妸鏁版嵁璇诲埌瀵勫瓨鍣ㄤ腑,CPU鍦ㄤ粠瀵勫瓨鍣ㄤ腑璇诲彇浣跨敤.锲犱负CPU镄勯戠巼杩滆繙楂树簬鍐呭瓨鍜宨o鍗曞厓镄勯戠巼.

鎺ヤ笅𨱒ユ槸鎸囦护镓ц岀殑鍏涓阒舵.浠栨槸涓绉嶆湁闄愮姸镐佹満.涓嶅仠镄勫湪鍏涓鑺傛媿涓椤哄簭镓ц.杩欓噷灏辩敤涓娄简涓婄珷镄勮疟镰佸櫒鍣ㄤ欢.

lc-3 鏄涓涓绠鍖栫増镄勮＄畻链.鐢ㄦ潵浜呜В鏁翠釜璁＄畻链虹殑瀹屾暣鏋勯.

​ 瀵诲潃绌洪棿鏄2^16(鏁版嵁鍧),瀵诲潃鑳藉姏鏄16浣(鏁版嵁鍧楀ぇ灏), 鎴戜滑鎴愯繖16浣嶅诲潃鑳藉姏鍙锅氢竴涓"瀛".

​ 鍐呭瓨鍜岄戠巼杩滆繙浣庝簬CPU镄勯戠巼.CPU浠庡唴瀛樼洿鎺ヨ诲彇鏁版嵁灏辨氮璐瑰ぇ閲忔椂阍熷懆链.镓浠CPU涓链夊緢澶氩瘎瀛桦櫒,鍏跺疄灏辨槸锻婅瘔鍐呭瓨.浠栦滑鍜屽唴瀛樼殑铡熺悊涓镙,鑳藉瓨鍌ㄦ暟鎹,链夊敮涓琛ㄧず鑳界嫭绔嫔诲潃,鐢≧0...R7琛ㄧず8涓瀵勫瓨鍣

​ 鎸囦护闆嗗寘𨰾 镎崭綔镰(锅氢粈涔)+镎崭綔鏁(瀵硅皝镎崭綔) 鍏跺疄镎崭綔鏁颁腑杩桦寘𨰾 瀵诲潃妯″纺, 涔熷氨鏄镐庢牱瀹氢綅鍒版搷浣沧暟镄勫叿浣扑綅缃,璇ユ寚浠よ〃绀 鎶奟0 鍜孯2镄勫肩浉锷,缁撴灉淇濆瓨鍦≧1涓

​ 镎崭綔镰佷富瑕佸垎涓夌被,杩愮畻,鏁版嵁绉诲姩,鎺у埗. 杩愮畻鎸囦护璐熻矗澶勭悊淇℃伅(锷犲噺涔橀櫎涓庢垨闱) 鏁版嵁绉诲姩鎸囦护璐熻矗鍦ㄥ唴镙稿拰瀵勫瓨鍣ㄤ箣闂翠互鍙婂唴瀛/瀵勫瓨鍣ㄥ拰io璁惧囬棿浼犻掍俊鎭. 鎺у埗璐熻矗鏀瑰彉鎸囦护镄勬墽琛岄‘搴,濡傛寚浠よ烦杞.

​ 鍏ㄩ儴鎸囦护濡备笅 DR鏄 DestinationRegister鐩镄勫瘎瀛桦櫒 SR鏄疭ourceRegister 婧愬瘎瀛桦櫒 阃氩父鎸囦护閮芥槸鎶妔r镄勬暟鎹浼犲叆鍒癫r涓

​ 鏄鎸囧畾浣嶆搷浣沧暟浣岖疆镄勬柟寮.镎崭綔鏁伴氩父鍦ㄤ笁涓鍦版柟,鍐呭瓨,瀵勫瓨鍣ㄦ垨鏁版嵁链韬.阃氲繃瀵诲潃妯″纺鍜屾搷浣沧暟镄勬惌閰岖‘瀹氭搷浣沧暟镄勫叿浣揿湴鍧. 瀵诲潃妯″纺链5绉,绔嫔嵆鏁,瀵勫瓨鍣,鐩稿瑰诲潃,闂存帴瀵诲潃,锘哄湴鍧锅忕Щ

​ lc-3涓链3涓涓浣嶅瘎瀛桦櫒 N Z P ,褰扑换浣曞瘎瀛桦櫒链夋暟鎹鍐椤叆镞,镙规嵁缁撴灉,濡傛灉鍐椤叆缁撴灉鏄璐熸暟,N涓1.缁撴灉鏄0鍒橺涓1,鍐椤叆鏄姝ｆ暟鍒橮鏄1. 杩欎笁涓瀵勫瓨鍣ㄥ彲鎻愪緵淇℃伅缁欐带鍒舵寚浠ょ敤𨱒ュ仛𨱒′欢璺宠浆鐢.

瀵规簮镎崭綔鏁版寜浣嶅彇鍙,鏀惧叆鐩镄勬搷浣沧暟 浣跨敤瀵勫瓨鍣ㄥ诲潃妯″纺,涔熷氨鏄婧愭搷浣沧暟鍜岀洰镄勬搷浣沧暟閮芥槸瀵勫瓨鍣

鎶 R5瀵勫瓨鍣ㄧ殑鍊兼寜浣嶅彇鍙,缁撴灉鏀惧湪R3瀵勫瓨鍣ㄤ腑

ADD鏄涓や釜镎崭綔鏁版墽琛岃ˉ镰佸姞娉.AND鏄涓や釜镎崭綔鏁版墽琛屾寜浣崭笌. 杩欎釜鎸囦护闇瑕2涓婧愭搷浣沧暟,涓涓鐩镄勬搷浣沧暟.杩欓噷镄勬簮镎崭綔鏁,鍏朵腑涓涓鏄瀵勫瓨鍣ㄥ诲潃妯″纺.鍙︿竴涓鍙浠ユ槸绔嫔嵆鏁板诲潃妯″纺鎴栧瘎瀛桦櫒妯″纺.

绔嫔嵆鏁板氨鏄鎶婃暟鍊肩洿鎺ユ斁鍦ㄦ寚浠や腑浣滀负婧愭搷浣沧暟.濡 MOV AL, 0FH ; 灏8浣岖珛鍗虫暟0FH浼犻佸埌AL瀵勫瓨鍣ㄤ腑, 0FH灏辨槸绔嫔嵆鏁

涓嫔浘鏄 鎶 R5鍜孯4镄勭粨鏋灭浉锷.淇濆瓨鍦≧1涓

鎼绉绘寚浠ゆ槸鍦ㄥ瘎瀛桦櫒鍜屽唴瀛/瀵勫瓨鍣ㄥ拰Io闂磋繘琛屾暟鎹浼犺緭镄勬寚浠. 鏁版嵁浠庡唴瀛桦埌瀵勫瓨鍣ㄥ彨瑁呰浇(load),浠庡瘎瀛桦櫒鍒板唴瀛桦彨瀛桦偍(store).

濡傛灉bit[9-11]鏄疍R 琛ㄧず鎶婂湴鍧鐢熸垚浣崭腑镄勬暟鎹锷犺浇鍒版敼DR涓

濡傛灉bit[9-11]鏄疭R,琛ㄧず鎶婅SR镄勬暟鎹淇濆瓨鍒板湴鍧鐢熸垚浣岖殑鍐呭瓨涓

​ LD 锷犺浇鎸囦护 ST瀛桦偍鎸囦护

​ 璇ユā寮忎笅 bit[0-8]琛ㄧず镄勬槸鐩稿逛綅绉.鐩稿逛簬褰揿墠pc璁℃暟鍣ㄧ殑浣岖Щ,(涓婃枃璇磋繃pc璁℃暟鍣ㄤ缭瀛树笅涓𨱒¤佹墽琛屾寚浠ょ殑鍦板潃) .pc鐩稿瑰诲潃镄勯檺鍒跺氨鏄 锅忕Щ閲忔槸阍埚笔C镄勫湴鍧镄.镓浠ュ亸绉荤殑锣冨洿链夐檺

濡备笅锲.姝ゆ椂pc镄勫兼槸 x4019,鐩稿箈4019鍦ㄥ亸绉粁1AF ,LD鏄锷犺浇鎸囦护.镒忔濇槸鎶 (x4019+x1AF)鍦板潃涓镄勬暟鎹淇濆瓨鍒癛2涓

​ LDI 锷犺浇鎸囦护 STI瀛桦偍鎸囦护

​ 闂存帴瀵诲潃涓.鍦板潃鐢熸垚浣崭缭瀛樼殑鏄涓涓锅忕Щ鍦板潃A. 钥孉鍜孭C鐩稿姞钖庡缑鍒扮殑鏁板兼槸鍙﹀栦竴涓鍦板潃B.鍦板潃B镄勫兼墠鏄链缁堣佹搷浣灭殑鍐呭瓨鍦板潃.闂存帴瀵诲潃鍙浠ヤ娇鎸囦护鍦ㄦ洿澶х殑锣冨洿鍐呰烦杞. 杩欐槸涓绉2娆″诲潃.x

​ 涓嫔浘瑙ｉ喷. pc褰揿墠镄勫兼槸 x4A1C. 鍒椤亸绉诲湴鍧A =(x4A1C +x1CC)=x4BE8 ,涓嫔浘鍐欓敊浜.搴旇ユ槸x4BE8镄勫唴瀹规槸x2110,铹跺悗鍦ㄦ妸x2110镄勫唴瀹规斁鍦≧3涓.

镐荤粨璧锋潵灏辨槸鍏堣繘琛屼竴娆pc鐩稿瑰诲潃,鍐嶆妸寰楀埌镄勫湴鍧涓镄勫间氦缁橰3

​ LDR 锷犺浇鎸囦护 STR瀛桦偍鎸囦护

​ 璇ユā寮忓厛鎸囧畾涓涓锘哄湴鍧瀵勫瓨鍣.鍦ㄦ寚瀹氢竴涓锅忕Щ鍦板潃,链缁堢殑镎崭綔鏁板湴鍧鐢 锘哄湴鍧瀵勫瓨鍣ㄧ殑鍊+锅忕Щ鍦板潃鏋勬垚

​ 涓嫔浘瑙ｉ喷, 镎崭綔鏁板湴鍧 = R2+x1D =x2345+x1D =x2362, 鍦ㄦ妸 x2362鍦板潃涓镄勫唴瀹瑰姞杞藉埌 R1涓

​ LEA 灏嗙珛鍗虫暟涓巅c璁℃暟鍣ㄥ湴鍧鐩稿姞.淇濆瓨鍒板彟涓涓瀵勫瓨鍣ㄤ腑.璇ュ懡浠ょ敤𨱒ュ瑰瘎瀛桦櫒鍒濆嫔寲.

​ 绔嫔嵆鏁.杩欎釜璇岖殑锻藉悕镒忔濆氨鏄,镎崭綔鏁板氨鍦ㄦ寚浠や腑,鐩存帴灏卞彲浠ヨ诲彇浜(鏂囦腑-3).灏辨槸绔嫔嵆寰楀埌.涓婂浘涓,鏀规寚浠よ诲彇鎸囬桩娈,pc锷1 鍙樻垚 x4019, 镓ц屾椂 x4019-3 =x4016. 鍐嶆妸x4016鍦板潃澶勭殑鍊煎嶅埗缁橰5.

​ 鎺у埗鎸囦护鍙浠ユ敼鍙樻寚浠ょ殑镓ц岄‘搴.涓岖敤璇.镶瀹氭槸淇鏀筽c璁℃暟鍣ㄧ殑鍊.钥屼笖鎺у埗鎸囦护镶瀹氭槸闇瑕佹牴鎹𨱒′欢鍒ゆ柇杩涜岃烦杞.锲犳や篃鐢ㄤ笂浜嗕笂杈规彁鍒扮殑 NZP 涓変釜涓浣嶅瘎瀛桦櫒.

​ lc-3涓链5涓鎺у埗鎸囦护, 𨱒′欢璺宠浆,镞犳浔浠惰烦杞,瀛愮▼搴(鍑芥暟).TRAP,涓鏂杩斿洖

​ N negative 琛ㄧず璐熸暟 Z zero 琛ㄧず闆 P positive 琛ㄧず姝ｆ暟

​ bit[9-11]涓镄勫煎傛灉涓嶯ZP涓変釜浣嶅瘎瀛桦櫒鍖归厤镞,璇ユ浔浠惰瑙﹀彂.pc璁℃暟鍣ㄥ氨浼氲＄畻pc璁℃暟鍣ㄧ殑鍊+pc锅忕Щ鍊, 涔熷氨鏄杩涜屼简鎸囦护镄勮烦杞.

鍦ㄦ寚浠ゅ懆链熺殑镓ц岃妭𨰾(EXECUTE),澶勭悊鍣ㄦ娴媌it[9-11]镄勬浔浠剁爜鍜 NZP涓変釜浣嶅瘎瀛桦櫒镄勫尮閰嶆儏鍐,濡傛灉鍖归厤,灏变慨鏀筽c璁℃暟鍣ㄧ殑鍊.瀹屾垚鎸囦护璺宠浆.

涓婂浘涓 pc=x4028 淇鏀瑰悗镄刾c = x4028+x0D9 =x4101

濡傛灉 镆愭寚浠ょ殑bit[9-11]浣嶉兘璁剧疆涓1. 鍒欎竴瀹氢细瑙﹀彂璺宠浆,杩椤彨锅氭棤𨱒′欢璺宠浆鎸囦护.

𨱒′欢璺宠浆鎸囦护镄勯梾棰桦氨鏄璺宠浆鏄镙规嵁pc锅忕Щ鍊兼潵璺宠浆镄.涓鍏8浣,璺宠浆镄勮寖锲存湁链夐檺.钥屽傛灉𨱍冲湪鍐呭瓨涓镟村ぇ锣冨洿璺宠浆鎸囦护.闇瑕佷娇鐢╦ump

jump鎸囦护.浣跨敤婧愭搷浣沧暟镄勫唴瀹逛綔涓鸿佽烦杞镄勫湴鍧,濡备笅.琛ㄧず瑕佽烦杞鍒 瀵勫瓨鍣≧2镄勫唴瀹圭殑鍦板潃涓

trap鎸囦护鍜宩ump鎸囦护鐩镐技.閮芥槸鏀瑰彉pc璁℃暟鍣ㄥ唴瀹.璺宠浆鍒版柊镄勬寚浠ゆ墽琛屽湴鍧.浣嗘槸jump鏄鍦ㄦ湰绋嫔簭涓璺宠浆.钥宼rap鍒欐槸鐩寸嚎镎崭綔绯荤粺鎺т欢鍐呴儴,涔熷氨鏄璺宠浆鍒版搷浣灭郴缁熺殑镆愪釜鎸囦护鍦板潃.杩椤氨鏄鐩稿綋浜庡紑钖璋幂敤绯荤粺链嶅姟api浜.镓ц屽畬鎴愬悗.pc璁℃暟鍣ㄤ细杩桦师涓哄师𨱒ユ湰绋嫔簭涓玺rap鎸囦护镄勪笅涓涓鍦板潃,镞㈡帴镌镓ц屾湰绋嫔簭镄勯昏緫.

锲为【涓涓嬩笂鏂囩殑lc-3缁撴瀯.涓嬭竟杩涜屼粙缁

锲句腑链绮楁渶榛戠殑鍏.lc-3镄勫叏灞镐荤嚎链16浣,琛ㄧず涓嶅悓缁撴瀯涔嬮棿姣忔′紶阃掓渶澶16浣崭俊鎭.钖屼竴镞跺埢,镐荤嚎鍙鍏佽镐竴涓鏁版嵁鍙戦佹柟鍙戦佹暟鎹.

璁块梾鍐呭瓨镄勬ラゆ槸.鍏埚皢瑕佽块梾鍐呭瓨镄勫湴鍧瑁呭叆MAR瀵勫瓨鍣,铹跺悗鍦ㄧ湅鏄璇绘寚浠よ缮鏄鍐欐寚浠.濡傛灉鏄痩oad,浼氩彂阃丷D淇″彿,鎶婂唴瀛树腑鏁版嵁阃佸叆MDR瀵勫瓨鍣, 濡傛灉鏄痵tore,鍒欐暟鎹浼氭斁鍏MDR瀵勫瓨鍣ㄤ腑,铹跺悗鍙戦乄E淇″彿,浣萦DR瀵勫瓨鍣ㄤ腑镄勬暟鎹淇濆瓨镊矼AR瀵勫瓨鍣ㄦ寚瀹氱殑鍦板潃涓. (镒熻夎繖閲屾槸纭浠剁殑镓ц岄昏緫浜.鏄鍣ㄦ潗涔嬮棿鐢佃矾镄勮仈阃)

ALU鏄绠楁暟阃昏緫鍗曞厓,杩涜屽熀纭镄勮繍绠. 鎺ュ弹涓や釜杈揿叆,涓涓鏄瀵勫瓨鍣.鍙︿竴涓鏄瀵勫瓨鍣ㄦ垨钥呮槸绔嫔嵆鏁.ALU璁＄畻瀹屾垚浼氭妸缁撴灉淇濆瓨鍦ㄩ氱敤瀵勫瓨鍣ㄤ腑.钖屾椂鏀瑰彉涓変釜𨱒′欢镰佸瘎瀛桦櫒NPZ.

​ pc璁℃暟鍣ㄨ板綍涓嬩竴𨱒¤佹墽琛岀殑镎崭綔.浠栦细鍦ㄦ寚浠ゅ懆链熺殑鍙栨寚浠よ妭𨰾嶆渶钖庤繘琛岃嚜澧炴潵鎸囧悜涓嬩竴𨱒℃寚浠ょ殑鍦板潃.浣嗗悓镞朵笂闂浠嬬粛镄勬带鍒舵寚浠.涔熸槸浼氭敼鍙榩c璁℃暟鍣ㄧ殑鍊.锲犳ゆ湁浜哖CMUX,PCMUX鏄涓涓涓夐変竴镄勫氲矾澶岖敤鍣(绗涓夌珷浠嬬粛杩,澶氱嶈緭鍏ユ暟鎹,1涓杈揿嚭鏁版嵁),PCMUX杈揿叆鍖呮嫭PC+1锛堟ｅ父镓ц岋级銆佸埄鐢╫ffset璁＄畻镄凯C鍊硷纸鎺у埗鎸囦护锛夈丮DR锛堟带鍒舵寚浠わ级

​ MARMUX鏄鐢ㄦ潵鍦╨oad,store.trap鎸囦护镓ц屾湡闂,阃夋嫨钖堥傜殑鍦板潃杈揿叆.浠栦细镙规嵁鎸囦护镄勬搷浣灭爜.𨱒ヤ粠浠栫殑鍑犱釜杈揿叆鍦板潃涓阃夋嫨钖堥傜殑鍦板潃.鎴戠殑鐞呜В鏄浠栧勭悊浜嗗悇绉崭笉钖屽诲潃鏂瑰纺浜х敓镄勭粨鏋.

​ IR瀵勫瓨鍣ㄤ缭瀛桦綋鍓嶈佹墽琛岀殑杩欎釜鎸囦护.褰撴墽琛屼竴𨱒℃寚浠ゆ椂锛屽厛鎶婂畠浠庡唴瀛桦彇鍒板唴瀛樻暟鎹瀵勫瓨鍣锛圡DR锛変腑锛岀劧钖庡啀浼犻佽呖IR

​ 鍏蜂綋璁茶В,鐩存帴璁板綍浜,链鎸囦护寮澶存槸0110,瀵瑰簲鎸囦护镙煎纺濡备笅 ,镒忔濇槸鎶 baseR +offset6 鍦板潃镄勬暟鎹鍙栧嚭𨱒.淇濆瓨鍒瘅R涓 DR =M[BaseR + offset6]

​ 链绔犱富瑕佸垎瑙ｄ简LC-3璁＄畻链虹殑锘虹缁撴瀯,鍒嗗埆鏄鍐呭瓨,瀵勫瓨鍣,鎸囦护闆,瀵诲潃妯″纺,𨱒′欢镰..鍏朵腑瀵勫瓨鍣ㄨ槠铹舵湁濂藉嚑绉,浣嗘湰璐ㄩ兘鏄瀛桦彇鏁版嵁镄勫瓨鍌ㄥ厓浠,鍙鏄淇濆瓨涓嶅悓镄勪俊鎭.钥屾寚浠ゅ垯鍒嗕负镎崭綔鎸囦护(鐢ㄤ簬璁＄畻鏁版嵁),鏁版嵁鎼绉绘寚浠(鐢ㄤ簬绉诲姩鏁版嵁)鍜屾带鍒舵寚浠(鐢ㄤ簬鎺у埗鎸囦护璺宠浆),鍦ㄥ姞涓娄笁涓浣嶅瘎瀛桦櫒NPZ镄勯厤钖,灏卞疄鐜颁简涓閮ㄥ垎阃昏緫锷熻兘,链夌偣绋嫔簭镄勬劅瑙変简.

​ 鎺ョ潃鏄鎸囦护镓ц岀殑涓涓锻ㄦ湡涓镄6涓鑺傛媿.姣忎釜鑺傛媿闇瑕佷竴鍒板氢釜濮嬬粓锻ㄦ湡.钥岃＄畻涔﹀氨鏄镙规嵁镞堕挓锻ㄦ湡镄勪俊鍙烽戠巼杩树笉鏂镄勮繍琛.涓嶅悓镄勮妭𨰾嶅仛浠涔,鐩存帴鐞呜В璁颁綇灏卞ソ.杩椤氨鏄瑙勫垯.

​ 镊充簬鎸囦护,鍏跺疄镎崭綔镰佹槸涓昏佺殑.鍙嶅嶅氨杩欓泦涓,链夌殑镎崭綔镰佽缮镙规嵁瀵诲潃妯″纺涓嶅悓,鍙埚氢简鍑犱釜鍙桦寲,鍏跺疄涔熸槸寰埚ソ鐞呜В镄

​ 瀵诲潃妯″纺鏄涓轰简鍦ㄤ笉钖岀▼搴︿笂,鍦ㄥ瘎瀛桦櫒涓镄勪笉钖屼綅缃寰楀埌鏁版嵁,杩欎釜涔熺洿鎺ヨ板綍灏卞彲浠.娌￠毦搴

​ 瀵逛簬瀵勫瓨鍣.姒傛嫭灏辨槸 MAR璁板綍鍐呭瓨镄勫湴鍧 MDR淇濆瓨鍐呭瓨镄勫. PC鎸囧悜涓嬩竴涓鎸囦护鍦板潃 IR淇濆瓨瑕佹墽琛岀殑鎸囦护

ZNP璁板綍瀵瑰瘎瀛桦櫒鏁版嵁鍙桦寲镄勭粨鏋,鐢ㄦ潵锅氶昏緫鍒ゆ柇.

姹囩紪璇瑷鏄瀵规満鍣ㄦ寚浠ょ殑鍙︿竴绉嶈〃绀烘柟娉.链哄櫒骞朵笉鐞呜В姹囩紪璇瑷.姹囩紪璇瑷链钖庝篃瑕佺炕璇戞垚链哄櫒鎸囦护.钥屾眹缂栬瑷鍜屾満鍣ㄦ寚浠ょ殑镙煎纺链夌偣绫讳技.姣忔浔姹囩紪璇瑷阃氩父浼氩瑰簲涓涓链哄櫒鎸囦护.姹囩紪璇瑷闇瑕佺粡杩囨眹缂栧櫒姹囩紪鍙樻垚链哄櫒璇瑷.

LABEL OPCODE OPERANDS ; COMMENTS

​ 杩欎釜鍜屼箣鍓岖殑链哄櫒鎸囦护鏄涓镙风殑. 镎崭綔镰佸喅瀹氩仛浠涔.镎崭綔鏁板喅瀹氩硅皝锅.杩欓噷钖屾牱瀛桦湪涓嶅悓镄勫诲潃妯″纺.

​ ru ADD R1 ,R3,#-1 鎶奟3鍜 -1鐩稿姞.缁撴灉鍦ㄤ缭瀛桦湪R1涓,杩欐槸绔嫔嵆鏁板诲潃鏂瑰纺

​ 鎸囧悜鍐呭瓨鍗曞厓镄勪竴涓绗﹀彿钖.鍙浠ョ洿鎺ュ湪鍐呭瓨涓浣跨敤.鐢ㄦ潵锅氲烦杞鎴栬呭仛load/store鐢,鍏跺疄鏄涓绉嶅湴鍧镄勭亩鍗曡〃绀烘柟寮忓备笅 brp鍙堣烦杞鍒颁简again镙囧彿镄勫湴鏂

​ 娉ㄩ喷鐢 ; 闅斿紑,璁＄畻链轰笉浼氩埆璇嗗埆.鏄鎻愪緵缁欎汉鐪嬬殑.

​ 浼镎崭綔骞朵笉浼氭墽琛,鏄绋嫔簭锻树紶阃掔粰姹囩紪鍣ㄧ殑淇℃伅.鐢ㄦ潵鎸囧兼眹缂栧櫒镄勬眹缂栨搷浣.姹囩紪鍣ㄧ湅鍒拌繖浜涗俊鎭,浼氭妸浠栦滑涓㈠纯.

​ 锻婅瘔姹囩紪鍣ㄥ皢lc-3绋嫔簭鏀惧湪鍐呭瓨镄勪粈涔堜綅缃涓.濡 .ORIG x3050 琛ㄧず

⑷ 关于计算机计数系统的概念

1. 计算机系统的构成：

a. 由软硬件两大部分组成；

b. 硬件：是指实体部分，通常指主机（MPU、内存及其支持部件）、接口、外设这些看得见摸得着的东西；

c. 软件：是指程序和相关附件（程序的产品说明、使用说明等），软件不仅能充分调动硬件的功能而且能局部模仿人类思维，因此软件也是评价系统好坏的重要标志；

d. 软件通常分为两大类：

i. 系统软件：底层软件，和相应的硬件紧密相连，通用性较差，基于硬件平台，主要有这几类：

*1. 标准程序库：例如开机启动程序BIOS；

*2. 语言处理程序：特指汇编以及高级语言编译器；

*3. 操作系统：有批处理、分时、实时等类型；

*4. 服务程序：例如连接、诊断、调试程序等；

*5. 数据库管理程序：基于操作系统，又低于应用程序；

*6. 网络通信程序等；

ii. 应用软件：位于最高层次，基于系统软件，比如游戏软件、事务管理软件、文本编辑器等；

举例：比如游戏里的存档功能就是调用了操作系统提供的文件写入功能，因此游戏软件是基于操作系统的；

2. 计算机系统的层次结构：

a. 三级层次结构：

第三级（最高级） 虚拟机M3（高级语言机器）

实质是编译器，将高级语言编译成汇编语言再传给M2执行，

从外部看上去就是一台可以直接运行高级语言的机器，将M2的功能隐藏了

第二级 虚拟机M2（汇编语言机器）

实质也是编译器，将汇编语言编译成机器语言再传给M1执行，

从外部看上去就是一台可以直接运行汇编语言的机器，将M1的功能隐藏了

第一级（最底层） 实际机器M1（机器语言机器）

可以直接运行机器语言程序

b. 严格来讲以上虚拟机都属于翻译程序，通常翻译程序可以分为两类：

i. 编译型：就像a.中的结构，直接将源程序最终全部翻译成可直接在M1上运行的机器语言，程序一次性执行；

ii. 解释型：直接运行源程序，而且是一条一条执行源程序中的语句，只不过是每执行一条就将其翻译成可直接在M1上运行的机器语言，即翻译一次执行一次，即使下一次重复执行该语句也必须得走该流程，这种层次结构就只有两层；

注：该过程同样也是三层结构的，相当于M3每执行一次高级语言就将其先翻译成汇编语言，再翻译成机器语言最后再执行，这种模式更加贴近人的思维，就好像真的在执行高级语言一样，并且是“一条一条执行高级语言”的；

c. 四级层次结构：就是讲第一层再向下分解出一个微程序机器，又因为实际机器和微程序机器都是实际机器，因此将第一层的实际机器改称为传统机器以示区别

第一层 传统机器M1

还是机器语言机器

将每一条机器指令按照不同的部分分解成更小的原子操作，即按照“指令类型+操作数1+操作数2”的形式进行分解，

分解成更小的一组微指令，再将不同类型的微指令传给相应的M0直接运行，例如一条机器指令（为了方便，用汇编

语言描述）”MOV AL,X;“，将其分解成更小的三条微指令MOV、AL、X，分别为移动指令、寻找寄存器存储单元的寻址

指令和寻找内存存储单元的寻址指令，然后将这三个微指令交由各自相应的微程序机器运行（分别交由移动控制单元、

寄存器寻址控制单元和内存寻址控制单元来运行），这样就将实际机器M1分解成了若干更小的微程序机器M0，这更加

体现了分工合作的高效性；

第零层 微程序机器M0

微指令系统

可以直接运行各自的微指令，因此由机器指令分解而来的各条微指令可以看做更小的微程序

d. 五级层次结构：即在M1和M2（即机器机和汇编机之间）还应有一层虚拟机，即操作系统，因为它具有控制并管理计算机全部硬件资源的作用，因此上层虚拟机的很多实现都必须有操作系统支持，比如malloc需要有操作系统的内存映射来支持，但从高级语言角度来看malloc没有任何意义，操作系统不是翻译程序，而是上层程序的运行环境；

3. 从层次结构来划分软硬件：

a. 以操作系统为分界线，上层虚拟机是软件的主要研究对象，而下层的传统机和微程序机是硬件的主要研究对象，组成原理主要的研究对象就是传统机和微程序机；

b. 软硬件界线并非一成不变，随着超大规模集成电路的发展出现了固件，即将软件永久存于只读存储器中；

例如，现在已经实现部分操作系统的固化（固态C盘），这样就省去了开机时将操作系统加载进内存的时间，MPU可以直接读操作系统中的内容，相当于一个专门存放操作系统的永久性内存；

4. 计算机系统结构和计算机组成的区别：

a. 计算机系统结构：

i. 即计算机系统的属性，比如指令系统、数据类型、存储技术等；

ii. 是一种概念性的结构与功能；

iii. 只在程序员层面上可见，由于计算机系统具有多级层次结构，因此站在不同层次上的程序员所看到的计算机系统结构是不同的；

iv. 例如在C程序员看来完全相同的两种系统结构，但在汇编程序员看来可能完全不一样；

b. 计算机组成：

i. 是对于程序员来说是透明的（隐藏的）实现系统结构的硬件细节；

ii. 例如指令系统是一种结构问题，而如何用硬件实现（用什么电路、用那些器件进行组合）具体的指令系统就是计算机组成问题了；

c. 最为典型的例子：

厂商一般会生产同一系列不同型号的各种计算机，不同型号之间性能以及价格等会有较大的差别，但是这些型号的计算机上面开发的软件可以相互兼容；

其中同一系列就是指这些计算机的系统结构都是相同的，因此对于程序员来说其看到的系统属性都是相同的，因此开发的软件相互都可以兼容（从而使用户的软件投资不浪费），而不同型号就是指这些计算机组成互不相同，但是这些不同的组成都实现了相同的体系结构，不同组成使得其运行速度有较大差异，一些方面的性能可能不同，这样可以针对不同性能需求的用户提供同一种体系结构的产品；
目录
（一）计算机发展历程
（二）计算机系统层次结构
1. 计算机系统的基本组成
2. 计算机硬件的基本组成
3. 计算机硬件和软件的关系
4. 计算机的工作过程
（三）计算机性能指标
（一）计算机发展历程
1.世界上第一台电子数字计算机是1946年问世的ENIC（Electronic Numerical Integrator And Computer）。

2.根据计算机采用的电子器件可分为四类：
（1）第一代——电子管计算机
（2）第二代——晶体管计算机
（3）第三代——小、中规模集成电路（SSI，MSI）计算机
（4）第四代——大、超大规模集成电路（LSI，VLSI）计算机

（二）计算机系统层次结构
1. 计算机系统的基本组成
1.1 一个完整的计算机系统包括硬件系统和软件系统。

1.2 早期的冯·诺依曼机特点：

计算机硬件系统由运算器、存储器、控制器、输入设备和输出设备5大部件组成。
指令和数据以同等地位存放于存储器内，并可按地址寻访。
指令和数据均用二进制数表示。
指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作码在存储器中的位置。
指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
注：现代计算机以存储器为中心。

2. 计算机硬件的基本组成
2.1 计算机硬件的组成及作用：

运算器（ALU）：完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。
存储器：存放数据和程序。
控制器：控制、指挥程序和数据的输入、运行以及处理运算结果。
输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。
输出设备：将机器运行结果转换为人们熟悉的信息形式，如打印机输出、显示器输出等。
2.2 计算机软件的组成：

系统软件：标准程序库、语言处理程序、操作系统、服务性程序、数据库管理系统、计算机网络软件等。
应用软件（应用程序）：科学计算程序、数据处理程序、过程控制程序、事务管理程序、各种APP等。
2.3 说明

中央处理器（CPU）：运算器和控制器。
I/O设备：输入设备和输出设备。
地址寄存器（MAR）：存放欲访问的存储单元地址。
数据寄存器（MDR）：暂存要从存储器中读或者写的信息。
运算器：包含若干通用寄存器，如累计器（ACC）、乘商寄存器（MO）、操作数寄存器（X）、变址寄存器（IX）、基址寄存器（BR）、程序状态寄存器（PSW）等。
控制器由程序计数器（PC）、指令寄存器（IR）、控制单元（CU）组成。
3. 计算机硬件和软件的关系
硬件和软件是一个完整的计算机系统互相依存的两大部分，它们的关系主要体现在以下几个方面。

硬件和软件互相依存：硬件是软件赖以工作的物质基础，软件的正常工作是硬件发挥作用的唯一途径。计算机系统必须要配备完善的软件系统才能正常工作，且充分发挥其硬件的各种功能。
硬件和软件无严格界线： 随着计算机技术的发展，在许多情况下，计算机的某些功能既可以由硬件实现，也可以由软件来实现。因此，硬件与软件在一定意义上说没有绝对严格的界面。
硬件和软件协同发展：计算机软件随硬件技术的迅速发展而发展，而软件的不断发展与完善又促进硬件的更新，两者密切地交织发展，缺一不可。
4. 计算机的工作过程
计算机的工作过程可分为以下几个过程：

把程序和数据装入到主存储器中。
从程序的起始地址运行程序。
用程序的首地址从存储器中取出第一条指令，经过译码、执行步骤等控制计算机各功能部件协同运行，完成这条指令功能，并计算下一条指令的地址。
用新得到的指令地址继续读出第二条指令并执行，直到程序结束为止；每一条指令都是在取指、译码和执行的循环过程中完成的。
（三）计算机性能指标
机器字长：计算机进行一次整数运算（即定点整数运算）所能处理的二进制数据的位数。数的表示范围越大，计算精度越高。

数据通路带宽：数据总线一次所能并行传送信息的位数。

主存容量：主存储器所能存储信息的最大容量，用字节或字数×字长表示。MAR的位数反映了存储单元的个数。
如：MAR为16位，则有216 个存储单元（即64K内存，1K=1024），若MDR为32位，表示存储容量为64K×32位。

运算速度：

（1）吞吐量和响应时间

吞吐量：系统在单位时间内处理请求的数量，主要取决于主存的存取周期。
响应时间：用户向计算机发送一个请求，到系统对该请求做出响应并获得它所需要 的 结果的等待时间。
（2）主频和CPU时钟周期

主频（CPU时钟频率）：机器内部主时钟的频率，即CPU时钟周期的倒数，常以MHz为单位，1MHz表示每秒1次。
CPU时钟周期：通常为节拍脉冲或T周期，即主频的倒数，是CPU中最小的时间单位。
（3）CPI：执行一条指令所需要的时钟周期数。

（4）CUP执行时间：运行一个程序所花费的时间。
   CUP执行时间 = CPU时钟周期数 / 主频 = (指令条数 × CPI）/ 主频

（5）MIPS、MFLOPS、GFLOPS和TFLOPS

MIPS：每秒执行多少百万条指令。
MIPS = 指令条数 / (执行时间 × 106）= 主频 / CPI

MFLOPS：每秒执行多少百万次浮点运算。

GFLOPS：每秒执行多少十亿次浮点运算。

TFLOPS：每秒执行多少万亿次浮点运算。