A. vhdl語言做分頻器，1000000hz變成1hz的
就是把1MHz分頻成1hz，兩種方法，一種是用fpga自帶的鎖相環或者時鍾管理器，直接設置輸出成1hz就行了。另外一種方法就是用hdl實現，包括vhdl和verilog。分頻演算法如下：計數器開始計數，寄到500000，輸出高電平或者低電平；再從500000計數到1000000，輸出電平反向。如此反復即可輸出1hz時鍾信號。
友情提醒：雖然用hdl可以分頻時鍾信號，但是不建議這樣做，因為這樣得到的時鍾信號不是最優的，可靠性得不到保障，最好選用fpga自帶的鎖相環或者時鍾管理器進行分頻和倍頻，這樣得到的時鍾最可靠。
B. 求基於dsp的鎖相環程序和電壓pi調節演算法。。那位高手有啊。。謝謝了。。知道已支持文件上傳和下載功能
是不是做逆變器之類的產品？
電壓的PI調節演算法沒什麼難度，可以參考DSP控制電機的常式，電流環、速度環中都有PI的代碼，雖然控制的對象不一樣，但是PI代碼都是相同的；
鎖相環程序可參照matlab/simulink中的PLL模塊的演算法編寫，可以跟蹤電網電壓的頻率和相位
C. 三項鎖相環都有哪些演算法
摘要 分析了三相鎖相環的基本原理、特性及各種輸入情況下鎖相環的輸出性能。通過理論推導～在三相輸入信號存在直流偏移、不對稱、諧波等干擾情況下～分析了三相鎖相環的檢測相 位誤差～得出諧波的含量。並通過模擬研究～驗證了三相輸入信號存在直流偏移、不對稱、諧波 等干擾情況下～模擬結果與理論推導一致。並對相位突變和頻率突變的情況進行了模擬研究～說 明在相位和頻率發生變動時三相鎖相環仍能有效地鎖定相位～能夠滿足系統變頻的要求
D. ads利用例子來模擬鎖相環的鎖定時間靠譜嗎
任何一條現實中的曲線，在模擬軟體中都用數學模型（方法）來模擬（逼近可能更准確），比如投影法。任何結果的獲得都是有代價的，時間，准確性，和passivity（這個不知漢語對應的是那個詞），比如說無源器件由於模型的原因模擬中產生了增益。其中最令人頭疼的就是收斂了。這是一個比較深的研究方向，非線性建模，有興趣可以深入研究。樓主給的兩個warning也許可以通過改變模擬階數，或者改變演算法來消除。不過貌似比較難，最簡單的，直接忽視，呵呵。
E. 卡爾曼濾波哪個參數控制收斂快慢
卡爾曼濾波器是一種由卡爾曼（Kalman）提出的用於時變線性系統的遞歸濾波器。這個系統可用包含正交狀態變數的微分方程模型來描述，這種濾波器是將過去的測量估計誤差合並到新的測量誤差中來估計將來的誤差
這種濾波方法以它的發明者魯道夫.E.卡爾曼（Rudolph E. Kalman）命名，但是根據文獻可知實際上Peter Swerling在更早之前就提出了一種類似的演算法。
斯坦利.施密特(Stanley Schmidt)首次實現了卡爾曼濾波器。卡爾曼在NASA埃姆斯研究中心訪問時，發現他的方法對於解決阿波羅計劃的軌道預測很有用，後來阿波羅飛船的導航電腦便使用了這種濾波器。 關於這種濾波器的論文由Swerling (1958)、Kalman (1960)與 Kalman and Bucy (1961)發表。
目前,卡爾曼濾波已經有很多不同的實現.卡爾曼最初提出的形式現在一般稱為簡單卡爾曼濾波器。除此以外，還有施密特擴展濾波器、信息濾波器以及很多Bierman, Thornton 開發的平方根濾波器的變種。也許最常見的卡爾曼濾波器是鎖相環，它在收音機、計算機和幾乎任何或通訊設備中廣泛存在。
應用實例
卡爾曼濾波的一個典型實例是從一組有限的，包含雜訊的，對物體位置的觀察序列（可能有偏差）預測出物體的位置的坐標及速度。在很多工程應用(如雷達、計算機視覺)中都可以找到它的身影。同時，卡爾曼濾波也是控制理論以及控制系統工程中的一個重要課題。
例如,對於雷達來說，人們感興趣的是其能夠跟蹤目標。但目標的位置、速度、加速度的測量值往往在任何時候都有雜訊。卡爾曼濾波利用目標的動態信息，設法去掉雜訊的影響，得到一個關於目標位置的好的估計。這個估計可以是對當前目標位置的估計(濾波)，也可以是對於將來位置的估計(預測)，也可以是對過去位置的估計(插值或平滑)。
F. 嵌入式、FPGA與鎖相環有什麼關系
首先說明，這僅僅是個人色彩的看法哈。 嵌入式這個東西之所以那麼火，是因為的他的需求量確實很大。 而且很多時候都用的單片機做簡單的東西。 所以其實並不復雜。 強大的需求推動了這個有暴多培訓學校。 學校教的都是直接使用的東西，其實么有啥技術可言， 這里最麻煩的東西應該還演算法。別的東西都可以累積一下。 嵌入式 應用確實多。
FPGA相對也就少了點，不過也還是算常見。 主要是追求個速度時候用多，應該會有DSP+FPGA的組合。我不做這個，只是粗劣知道這個計算能力上，反映速度上有優勢。
鎖相環這個用的就更少的，這個屬於純硬體的范疇，不過這東西不能算IC的最底層，我以前學過半導體物理器件。整個都是算MOS 啊 什麼的裡面的 電子 空穴濃度，參雜什麼的有什麼影像，比這個還底把…… 鎖相我印象中應該在IC之上建立的，搞一個頻率。 具體沒有深入研究過。你應該是研究生或者博士生把。 這個東西從技術角度我沒法給你啥建議。 我僅僅是從應用角度。哪些東西外面用的多，哪些用的少，不過要走科研道路的活，可能這個更合適把
G. 平方環法的原理
在軟體無線電(SDR)技術實現的收發系統中，數字鎖相環在載波同步、位同步、相干解調、信號跟蹤、頻率選擇等方面發揮著重要作用，已成為數字調制／解調，數字上變頻／下變頻中不可缺少的核心器件。接收機為了提取載波，普遍採用平方環法和科斯塔斯環法，其中平方環以其電路結構簡單而得到了廣泛應用。但在平方環電路的設計中，由於NCO(或VCO)工作在2ωc頻率上，當環路鎖定後，其NCO(或VCO)的輸出需經過二分頻才能得到所需載波。而二分頻電路在實現過程中，特別是在對NCO進行數字分頻時，用FPGA實現太耗資源。
以下提出一種新的數字平方環電路，實現了從BPSK信號中提取相干載波的功能，簡單易行，便於實現，並對其進行了數學推導和建模模擬，具有良好的實用價值。
1鎖相環的結構
鎖相環(PLL)由鑒相器(PD)、環路濾波器(LF)以及數控振盪器(NCO)組成，如圖1所示。
鑒相器通常由乘法器來實現，鑒相器輸出的相位誤差信號經過環路濾波器濾波後，作為數控振盪器的控制信號，而數控振盪器的輸出又反饋到鑒相器，在鑒相器中與輸入信號進行相位比較。PLL是一個相位負反饋系統，當PLL鎖定後，數控振盪器的輸出信號相位將跟蹤輸入信號的相位變化，這時數控振盪器的輸出信號頻率與輸入信號頻率相等，但相位保持一個微小誤差。
2平方環法的工作原理
在平方環載波恢復電路中，BPSK信號經平方後得到兩倍載頻的頻譜分量，用鎖相環提取這一分量，然後進過二分頻可得到載頻分量，如圖2所示。
因鑒相器採用乘法器實現，則鑒相器輸出相位誤差信號為：
其中，Kd=KpA／4。環路濾波器的輸出僅與數控振盪器輸出和輸入信號之間相位差有關，控制電壓，以准確地對數控振盪器進行調整。顯然，當本地恢復的同相載波與調制載波達到同頻同相時，△φ=0。因此，解調的關鍵在於調整NCO輸出信號的頻率和相位，使其最終滿足△φ=0或在一個很小的范圍內，即相干解調的本地載波同步問題。鎖相環在工作時可能鎖定在任何一個穩定平衡點上。這意味著恢復出的相干載波可能與所需要的理想本地載波同相，也可能反相。由於本地參考載波有0，π模糊度，因而解調得到的數字信號可能極性完全相反，從而1和0倒置。這對於數字傳輸來說當然是不能允許的。克服相位模糊度最常用且最有效的方法是在調制器輸入的數字基帶信號中採用差分編碼。
3改進平方環的工作原理
改進的平方環載波恢復電路，如圖3所示。利用DDS產生的NCO數控振盪器能夠輸出完全正交的正餘弦信號，並考慮到三角函數之間的關系sin(2ωct+2△φ)=2sin(ωct+△φ)cos(ωct+△φ)，因此這里將NCO的頻率鎖定在載波頻率ωc上，然後將NCO兩路正餘弦輸出通過一個乘法器再增益2倍，並且在FPGA實現時，只需要進行簡單的移位就能完成乘除法的運算，輸出就為傳統平方環的NCO輸出，由於數控振盪器將頻率鎖定在ωc上，所以它的正弦輸出即為提取的載波，省去了二分頻電路。由於傳統的二分頻電路均採用數字分頻電路，不能保持原有的正弦波形，因此還需要附加濾波器等電路。相比改進的電路要復雜得多，並且在實現上也不如改進之後的容易。
4環路部件
4.1 鑒相器
在鎖相環中，鑒相器(又稱為相位檢測器)是一個相位比較裝置。它是將輸入信號與數控振盪器的輸出信號的瞬時相位進行比較，產生一個輸出電壓。這個電壓的大小，直接反映兩個信號相位差的大小；這個電壓的極性，反映輸入信號超前或滯後於數控振盪器輸出信號的相對相位關系。由此可見，鑒相器在環路中是用來完成相位差與電壓變換的，其輸出誤差電壓是瞬時相位誤差的函數。
4.2環路濾波器
環路濾波器用於衰減由於輸入信號雜訊引起的快速變化的相位誤差和平滑相位檢測器泄露的高頻分量即濾波，以便在其輸出端對原始信號進行精確的估計，環路濾波的階數和雜訊帶寬決定了環路濾波器對信號的動態響應。文獻[5]對幾種常用的環路濾波器性能進行了詳細的分析。由於一階環路濾波器會產生穩態相差，從而降低系統誤碼性能；三階環路濾波器實際實現難度較大；二階環路濾波器在直流增益為無窮大，而頻偏為常數的情況下，仍然能夠實現穩態，實現難度適宜，即採用二階環路濾波器，其結構框圖如圖4所示。
式中：ξ為環路阻尼系數，通常取0.707；ωn為阻尼振盪頻率；Ts為頻率控制字更新周期；Kd為環路增益。詳細的推導見參考文獻[6]。因此環路濾波器參數的設計關鍵在於ωn，Kd。通常設計時用濾波器的雜訊帶寬Bn來取代ωn，即：。鎖相環路的各種性能對叫ωn，ξ的要求存在著矛盾和統一，增大叫ωn，ξ，可以增大捕獲帶，減小捕獲時間，加強對NCO雜訊的濾除，減小穩態相關，增大同步帶，增大同步掃描頻率；減小ωn，ξ，可以加強對輸入雜訊的濾除，延長平均跳周時間。增強一方性能，則會降低另一方性能，因此合理設計環路濾波器的參數能夠優化系統的性能。
4.3數控振盪器
NCO在環路中的作用就是產生理想的頻率可變的正弦和餘弦，確切地說是產生一個頻率實時可變的正弦樣本。正弦樣本可以用實時計算的方法產生，但在高速采樣頻率中，NCO產生正弦和餘弦的最有效辦法就是查找表法，即事先根據NCO正餘弦相位計算好相應的正餘弦值，並以相應的相位角度作為波形存儲器(ROM)的取樣地址來存儲對應相位的正餘弦值。NCO的相位，可通過固定的頻率控制字(載波頻率)與環路濾波器的輸出累加和相加得到，即可把存儲在波形存儲期內的波形抽樣值(二進制編碼)經查找表查出，完成相位到幅值轉換。NCO內部ROM正餘弦表的大小影響輸出波形的精度，越大的ROM正餘弦表，得到的波形輸出越理想，但同時增加了硬體資源。考慮到正弦信號的對稱性，只存儲1／4的周期，即0～π／2的波形，通過對輸入到波形ROM的地址及其輸出數據的關系，可按照一定演算法予以實現。
5模擬與分析
利用Simulink對改進的平方鎖相環進行了模擬。由於用FPGA實現時，可直接定義DDS為兩路正交的輸出，而在Simulink模型中，數控振盪器的輸出僅為一端輸出。在此為了簡單起見，搭建鎖相環模型時用到了兩個數控振盪器，為得到正交的輸出只需要將兩個數控振盪器的相位差定為π／2即可。這樣做不僅大大地簡化了搭建模型的時間，而且對模擬本身沒有任何影響，模擬核心部分如圖5所示。模擬條件：初始相差為π／3；初始頻偏為5 kHz；調制方式為BPSK；碼元速率為2 Mb／s；載波頻率為4 MHz。
模擬模型如圖6所示。其中，Bernoulli BinaryGenerator和sine Wave模塊分別產生伯努利分布的隨機二進制數序列和載波信號，將隨機二進制數序列通過簡單的變換模塊，生成雙極性不歸零碼，再一起送人Proct模塊完成BPSK調制。因為該模擬主要是驗證演算法的可行性，所以假設是在理想的信道下傳輸的。在接收解調端，使用乘法器Proct1完成平方功能，也可將該乘法器用絕對值模塊等非線性器件模塊代替。Proct2作為鎖相環的鑒相器，並且該鎖相環路為二階環。為了驗證該演算法的可行性，設置NCO的中心頻率與發送載波頻率之間有一定誤差，控制靈敏度也可通過模擬實驗確定。為了更好地比較模擬結果，SineWavel模塊的頻率與NCO設置的中心頻率一致，並將輸出一起送進示波器進行觀察分析。
示波器Scope2對比顯示了雙極性不歸零碼與相干載波乘積的輸出和未經過鎖相環路乘積的輸出。圖7給出了乘以載波之後的信號波形(示波器的橫坐標表示時間軸，物理符號是t，單位為s，物理量為2μs；縱坐標表示信號的強度)。為了更加清晰地觀察圖形，圖7波形是低通和抽樣判決器之前的波形。從圖中對比不難看出，改進的鎖相環路能夠很好地將信號解調出來，從而達到了預想的效果，並通過模擬得知其仍然能夠應用於相關的領域(如調制解調)，然而對於有相位差和頻偏的載波已經不能解調出原始的信號了。模擬中，如果減小NCO的靈敏度，可觀察到鎖相環失鎖。示波器Scope對比顯示了原始雙極性不歸零碼和解調判決的輸出，如圖8所示(示波器的橫坐標表示時間軸，物理符號是t，單位為s，物理量為5μs；縱坐標表示信號的強度)。解調輸出的序列比原始序列稍有延遲，但是不難發現，改進的平方環載波恢復電路能夠准確地解調調制後的信號，延遲是由於解調模塊中的低通濾波和抽樣判決引起的。
6 結 語
講述了平方鎖相環的工作原理，並著重討論了設計思想和過程。在通信飛速發展的今天，進一步簡化了鎖相環路，該想法為以後的發展提供了很大的參考價值與創新理念，使得平方環不僅僅局限於應用到輸入信號載波頻率較低的環境中，在較高的條件下也能夠用它來實現，而且平方鎖相環的結構較科斯塔斯環要簡單。
【看參考網站 有圖解】