A. vc如何編譯整個工程
首先文件-新建-win32 Console Application，填寫工程名稱，確定，在彈出的對話框選第一個，由此建立一個新的工程
在工程-添加工程-文件(files)，將源文件全部添加進來
最後編譯(ctrl+F7)，沒有錯誤就運行(ctrl+F5)
B. 什麼是逆向工程什麼是反編譯可以根據已經封裝好的程序軟體進行破解分析出源代碼嗎
逆向工程就是根據已有的程序來反推出源代碼以及原來的工程設置，反編譯就是具體的將已經編譯好的程序進行反向工程，從而獲取部分源代碼。一般來說，逆向工程或者反編譯是無法百分之百獲得源代碼的，只能從一定程度上來自源代碼進行猜測，因此根據已經封裝好的程序軟體來進行破解分析出源代碼的可能性並不大，逆向工程的意義並不在於破解源代碼，而是在於了解軟體本身的設計，對於復雜的程序軟體而言破解源代碼的可能性幾乎為零。
C. 根據提供的Linux 操作系統源碼中Makefile 結構，分析在工程中多級目錄中存在著多個makefile 時，編譯的順
多級目錄的編譯順序也是有Makefile控制的, 如下這個例子(3個子目錄, 一個Makefile), 子目錄的編譯順序由這個Makefile控制.
sub_a sub_b sub_c Makefile
D. C++工程編譯
是用的Dev-Cpp么?
先新建一個工程,再將源程序拷入,不過Dev-cpp的工程格式與VC的區別比較大,多試幾次就知道 了
E. EDA中什麼情況下可以直接對頂層文件進行編譯
QuartusII 是Altera公司開發的功能最強大的PLD編譯工具，全面取代MAX+PLUS
使用步驟:
一、建立工程.
1、「File」→「New Project Wizard」開始新工程的建立設置。『NEXT』
2、指定project的路徑，和project的名稱，頂層文件的名稱(一般與工程名相同)。
3、指定project中要include 的文件。
4、選擇project中要使用的一些EDA TOOLS。
5、選擇所使用的器件的家族「family」 和具體型號。
6、『finish』 完成工程的設置。
二、輸入文件. 在工程中新建設計文件:圖形文件「Block Diagram/Schematic File」，Verilog語言文 件「VerilogHDL File」
1、完成工程文件的輸入,若為頂層文件，則文件名應該保存為與工程名相同。
2、編譯設置:「Assignment」→「Compiler Settings Wizard」→「Next」
3、根據編譯窗口的提示修改錯誤。
4、編譯後會生成編譯報告「Compilation Report」會分成如下幾項:
(1) Analysis&Synthesis語法檢查，把大電路轉成較小的元件
(2) Fitter 器件資源利用情況，引腳分配情況等
(3) Assembler 連線各元件
(4) Timing Analyzer 時間分析
三、模擬. 完成工程文件的編譯、綜合、時間、分析後就可以建立波形模擬文件進行功能模擬
1、建立模擬文件
「File」→「New」→「Other Files」→「Vector Waveform File」→「OK」
2、選擇輸入輸出引腳
Edit→「Insert Node or Bus」→「Node Finder」，在「Filter」處選擇「Pins:all」，再按下「 >>」將所有選中的引腳添加到「Seleted Nodes」框，點「OK」→「OK」完成引腳添加。可通過右鍵 修改引腳的顯示方式、屬性、初始值等參數。
3、模擬時間、柵格的設置
Edit→『End Time』 設置模擬結束的時間， 『Grid Size』設置每個柵格表示的時間。模擬時間是 以建立模擬文件時給出的結束時間為准，模擬設置「Wizards」中設定的End Time沒用。
4、模擬編譯設置
『Assignments』→『Wizards』→『Simulator Settings Wizard』→選擇當前要模擬得文件
模擬文件做好後還要將其設置為當前模擬文件，才可以開始模擬。因為有時一個工程需要建立多個 模擬文件，這就需要通過設置確定仿哪個文件了。在選擇模擬類型「Type of simulation」時，「 timing」代表考慮延時，「functional」表示功能型的模擬。
5、先編譯後模擬
『Processing』→『Start Compilation&Simulation』
6、模擬結束後會生成模擬報告「Simulation Report」
模擬結果並不是出現 在所建立得模擬文件中，在模擬報告中有獨立的模擬結果。
模擬的結果總是與當前的工程文件相對應，工程文件改變後要重新模擬後才有意義。
四、將工程模塊化，利用圖形設計文件建立更大的工程
模塊工程文件(「Block Diagram/Schematic File」或「Verilog HDL File」)編譯模擬成功後就可以 將其模塊化，然後在更高層次將各個模塊級聯起來，構成更大得工程。
1、模塊化
『File』→『Creat/Updata』→『Creat Symbol Files for Current File』 然後編譯器會自動將當前工程完整得編譯一遍，然後生產圖形模塊，放在存放當前工程的文件夾里。
2、更大的工程
(1)建立工程文件
「File」→「New」→「Device Design Files」→「Block Diagram/Schematic File」→「OK」
(2)輸入元件
右鍵→『Insert』→『Symbol』→可以在庫文件中選，也可以通過「瀏覽」將已經建立圖新模塊的 工程載入進來。
(3)連線
F. 根據提供的Linux操作系統源碼中的Makefile結構，分析在工程多級目錄中存在多個makefile文件時編譯的順序如
書上56頁有講
make的遞歸過程指的是：在Makefile中使用「make」作為一個命令來執行本身或者其它makefile文件的過程。遞歸調用在一個存在有多級子目錄的項目中非常有用。例如，當前目錄下存在一個「subdir」子目錄，在這個子目錄中有描述此目錄編譯規則的makefile文件，在執行make時需要從上層目錄（當前目錄）開始並完成它所有子目錄的編譯。那麼在當前目錄下可以使用這樣一個規則來實現對這個子目錄的編譯：
subsystem:
cd subdir && $(MAKE)
其等價於規則：
subsystem:
$(MAKE) -C subdir
G. C工程編譯求助
1選擇atmel的at89c51就可以（keil讓你選擇設備其實是與keil軟體的一些附加功能連在一起的，不影響編譯器連接器的使用）2頭問件別搞錯了。3頭文件里沒有的寄存器聲明自己在程序里聲明（如果要使用這些寄存器）4編譯出程序，生成的hex文件應該是能使用的。5但是如果你要使用keil的其他功能的話，還要看情況。
H. MCS-51 工程編譯後錯誤
很明顯，你的變數佔用的內存太多，不夠用了。要解決這個問題有以下幾種方式：
1、擴展內存
2、減少變數
3、盡可能將一些常量設置為code類型，佔用程序區而不是數據區。
I. GCC編譯器要怎麼實現對一個工程的編譯
gcc 如果要編譯一個project， 需要使用makefile。你需要查找一下makefile 關鍵字，了解一些makefile相關的知識。