㈠ verilog程序編譯不成功
mole Dorder(order1,order2,man1,man2);
最後需要一個分號的喲~~
㈡ Verilog 編譯過程圖解
如果是Quartus II軟體的話可以在頂層原理圖中手動挨個輸入管腳分配信息，也可以建立一個TCL文檔，把開發板的管教都放進去，然後才在TOOLS裡面有一個TCL執行選項的，直接就自動分配了，不過信號名和管教名要對應起來。如果用ACTEL的LIBERO軟體，它有一個版塊是專門用來管教分配的，也是手動分配就行的。XINLINX的暫時沒用過，抱歉。
㈢ verilog原理圖編譯錯誤，各個模塊單獨編譯沒錯，請指導
好吧，根據樓主的描述我給出以下幾個可能性，請樓主自己試試。希望能幫助你解決問題。 1.你編譯下看看是不是有編譯錯誤。如果有錯誤肯定是不行的。 2.檢查一下MMC卡是不是安裝正確且到位。確保MMC安裝好了。 3.很重要的一點，西門子300的PLC有一種情況（其實不光300,200也有這個問題）：當你使用的M變數超范圍時，編譯時沒有錯誤的，但是下載會有問題，各種犀利的錯誤。比如西門子200的跳轉指令，LBL設置一個1000也是沒問題的，編譯不報錯，但是不能下載。所以檢查你的從程序是不是使用M超出范圍了。