原理图编译显示gnd错误

① Altium designer 中编译原理图时VCC和GND报错，提示has only one pin,还有不能用总线吗

你可以放置两个排针，如：一个连接VCC一个连接GND。编译就通过了。

② DXP原理图编译 Global Power-Object GND at 240,500has been reced to local level by presence of port

global power-object scope changes =>全局power-object范围更改，这个缺省下属于告警类型，如果不想要提示告警，可以在菜单栏：工程->工程选项->Error Reporting->Violations Associated with Nets -> Global Power-Object scope changes (此项后面把警告点击选择为不报告，保存退出即可)

③ altium designer 提示错误 in GND in Net GND missing in Net GND 怎么回事啊怎么改啊

重新编辑器件引脚编号，注意引脚的Designator从1开始，改完保存更新到原理图，再导入pcb即可
看你图中应该是器件s2-s7的引脚编号需要重新编辑

④ 原理图编译出错！

这是因为你的GND，可能和其他网络直接连在一起了
你看一下你的原图里面，仔细的找一下；
其实黄色的警告，在生成PCB是可以不用管也没有关系

⑤ 用altium desinger 6.9绘制原理图编译后出现警告adding items to net hidden GND，请把步骤详细一点谢谢

就是说你画原理图封装的时候把接地的引脚隐藏了，解决方法如下：

1、找到那个隐藏引脚的元器件；

把原理图分块编译，不断缩小范围，最终可找到是哪个元器件出现的问题；

2、找到隐藏的引脚；

打开该元器件所在的 SCH Library，

⑥ 用Altium绘制完成原理图后编译中警告adding items to net GND，请问大虾们这是哪儿的问题所导致的

从你的描述中。是你设置了隐藏电源网络名称的命令造成的。只要你取消对电源网络名称的隐藏。就不会在完成原理图后编译中出现警告adding items to net GND和adding items to net VCC的提示。

⑦ DXP，原理图生成PCB,生效更改没问题，执行更改，GND报错。怎么破

你这个是没有找到元件引脚而造成的。一个项目里面可以导N次都不会错，要是这样子我做设计都会死人的，
这个问题一般就是去找元件的电气引脚与封装引脚是否一致。也就比如你原理第一个接地，那么实物的第一脚也应该接地，不要把位置搞反了什么的，
你这里所表示的是因为封装找不到引脚而引起的。仔细查一下，再一个就是在原理图上重新点一下排列，把元件排列到网格上去。应该就可以解决了

⑧ Ad17在原理图生成pcb过程中gnd网络丢失

GND会丢失，估计是GND和别的网络连接在一起了，比如GND连接到MD，这两个net短路了，那么原理图里有GND和MD，而PCB里只有MD的。检查方法是，看某个芯片的哪个脚是GND，然后去PCB里看看这个脚，变成什么了，然后查找，是哪里出现了这个NET和GND连接到一起了。

⑨ altium designer 10出现“floating power object gnd”错误

仅仅是“看似连接”，有时格点设置得太大会造成错位现象而连接不上，肉眼无法区别，你可以试着把GND与电阻之间分开一定距离，连一段线，再检查，应该没错误了。或者将格点切换成1，然后直接挂在电阻上。
还有，你这个电阻估计是自己画的吧，最有可能的情况是，画那个锯齿形的Body时，然后没有把格点切换过来，在格点过小的情况下，直接放置引脚。
当你回到原理图页面时，如果格点设置过大，那么就会出现这样的现象，这叫格点不匹配。

⑩ 原理图设计编译时，显示警告GND containds IO Pin and Power Pin objects是怎么回事怎么修改

你是不是把power pin 和 GND 短接了