安路cpld如何編譯

㈠ CPLD程序求助：到fit這一步編譯不過去了

實驗室只提供了這一種晶元，可不可以給出其它解決辦法或是優化程序的建議？

㈡ cpld是什麼

CPLD（）是ComplexPLD的簡稱,一種較PLD為復雜的邏輯元件。
CPLD是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（「在系統」編程）將代碼傳送到目標晶元中，實現設計的數字系統。
發展歷史及應用領域：
20世紀70年代，最早的可編程邏輯器件--PLD誕生了。其輸出結構是可編程的邏輯宏單元，因為它的硬體結構設計可由軟體完成（相當於房子蓋好後人工設計局部室內結構），因而它的設計比純硬體的數字電路具有很強的靈活性，但其過於簡單的結構也使它們只能實現規模較小的電路。為彌補PLD只能設計小規模電路這一缺陷，20世紀80年代中期，推出了復雜可編程邏輯器件--CPLD。目前應用已深入網路、儀器儀表、汽車電子、數控機床、航天測控設備等方面。
器件特點：
它具有編程靈活、集成度高、設計開發周期短、適用范圍寬、開發工具先進、設計製造成本低、對設計者的硬體經驗要求低、標准產品無需測試、保密性強、價格大眾化等特點，可實現較大規模的電路設計，因此被廣泛應用於產品的原型設計和產品生產(一般在10,000件以下)之中。幾乎所有應用中小規模通用數字集成電路的場合均可應用CPLD器件。CPLD器件已成為電子產品不可缺少的組成部分，它的設計和應用成為電子工程師必備的一種技能。
如何使用：
CPLD是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（「在系統」編程）將代碼傳送到目標晶元中，實現設計的數字系統。
這里以搶答器為例講一下它的設計（裝修）過程，即晶元的設計流程。CPLD的工作大部分是在電腦上完成的。打開集成開發軟體(Altera公司Max+pluxII)→畫原理圖、寫硬體描述語言（VHDL，Verilog）→編譯→給出邏輯電路的輸入激勵信號，進行模擬，查看邏輯輸出結果是否正確→進行管腳輸入、輸出鎖定（7128的64個輸入、輸出管腳可根據需要設定）→生成代碼→通過下載電纜將代碼傳送並存儲在CPLD晶元中。7128這塊晶元各管腳已引出，將數碼管、搶答開關、指示燈、蜂鳴器通過導線分別接到晶元板上，通電測試，當搶答開關按下，對應位的指示燈應當亮，答對以後，裁判給加分後，看此時數碼顯示加分結果是否正確，如發現有問題，可重新修改原理圖或硬體描述語言，完善設計。設計好後，如批量生產，可直接復制其他CPLD晶元，即寫入代碼即可。如果要對晶元進行其它設計，比如進行交通燈設計，要重新畫原理圖、或寫硬體描述語言，重復以上工作過程，完成設計。這種修改設計相當於將房屋進行了重新裝修，這種裝修對CPLD來說可進行上萬次。
家庭成員：
經過幾十年的發展，許多公司都開發出了CPLD可編程邏輯器件。比較典型的就是Altera、Lattice、Xilinx世界三大權威公司的產品，這里給出常用晶元：
AlteraEPM7128S(PLCC84)LatticeLC4128V(TQFP100)XilinxXC95108(PLCC84)

㈢ CPLD程序寫在哪裡

CPLD程序寫在CPLD晶元中。用戶可以把編譯好的CPLD程序通過專用的CPLD程序燒寫器燒寫到CPLD晶元中,從而實現程序設計的數字邏輯功能。CPLD是在PLD器件基礎上發展起來的數字邏輯器件，PLD是指Programmable logic device，即可編程邏輯器件。
CPLD是complex programmable logic device，即復雜可編程邏輯器件。用戶可以把編譯好的CPLD程序通過專用的CPLD程序燒寫器燒寫到CPLD晶元中，從而實現程序設計的數字邏輯功能。所以CPLD可以通過編寫特定邏輯的硬體程序，代替分立的數字邏輯晶元實現各種數字邏輯的功能。

㈣ CPLD和FPGA的編程和配置有哪些方式

對CPLD/FPGA晶元進行編程配置的方式有多種
1、按使用計算機的通訊介面劃分，有：
（1）串口下載（BitBlaster或MasterBlaster）、
（2）並口下載（ByteBlaster）、
（3）USB介面下載(MasterBlaster或APU)等方式。

2、若按使用的CPLD/FPGA器件劃分，有：
1）CPLD編程（適用於片內編程元件為EPROM、E2PROM 和快閃記憶體的器件）；
2）FPGA下載（適用於片內編程元件為SDRAM的器件）

3、按CPLD/FPGA器件在編程下載過程中的狀態劃分,有:
1）主動配置方式。
在這種配置方式下,由CPLD器件引導配置操作的過程並控制著外部存貯器和初始化過程；
2）被動配置方式。
在這種配置方式下,由外部CPU或控制器（如單片機）控制配置的過程。
CPLD/FPGA器件按照正常使用和下載的不同過程其工作狀態分為三種：
1、用戶狀態(User mode)
即電路中CPLD器件正常工作時的狀態；
2、配置狀態(Configuration mode )
指將編程數據裝入CPLD/FPGA器件的過程，也可稱之為下載狀態；
3、初始化狀態(Initialization)
此時CPLD/FPGA器件內部的各類寄存器復位，
讓I／O引腳為使器件正常工作作好准備。
ALTERA公司的開發系統MAX+PLUSⅡ可以生成多種格式的編程數據文件。對於不同系列器件, 所能生成的編程/配置文件類型有所不同, 但大致可有下面幾種類型:

①SRAM Object格式（.sof）:
SOF格式文件用於FLEX器件的Bit Blaster或Byteblaster被動配置方式。
MAX+PLUS II編譯綜合工具會在編譯綜合過程中自動為FLEX系列器件生成SOF數據格式文件, 其它數據格式均可由該種格式轉化而成。

②Programming Object格式（.pof）:
POF格式文件用於對MAX系列器件編程配置, 也可以用於對採用EPROM配置方式的FLEX器件進行配置。POF文件也是由MAX+PLUS II軟體在編譯綜合過程中自動產生。

③十六進制格式（.hex）:
HEX格式文件是使用第三方編程硬體對並行EPROM編程的數據文件，從而可以將並行EPROM作為數據源, 用微處理器對FLEX器件進行被動串列同步（PS）配置或被動串列非同步（PSA）配置。

④ASCII碼文本格式（.ttf）:
TTF格式文件適用於被動串列同步（PS）配置和被動串列非同步（PSA）配置類型, 它在配置數據之間以逗號分隔。

編程一般會用：Verilog和VHDL兩種來完成，也用用電路直接搭的，那種比較高端，需要很豐富的設計經驗，和對數字電路的了解

㈤ 簡述基於eda軟體的fpga/cpld設計流程主要包括哪幾個步驟

1、功能定義/器件選型

一般都採用自頂向下的設計方法，把系統分成若干個基本單元，然後再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接使用EDA元件庫為止。

2、設計輸入

設計輸入是將所設計的系統或電路以開發軟體要求的某種形式表示出來，並輸入給EDA工具的過程。常用的方法有硬體描述語言(HDL)和原理圖輸入方法等。原理圖輸入方式是一種最直接的描述方式，在可編程晶元發展的早期應用比較廣泛，它將所需的器件從元件庫中調出來，畫出原理圖。

3、功能模擬

功能模擬也稱為前模擬是在編譯之前對用戶所設計的電路進行邏輯功能驗證，此時的模擬沒有延遲信息，僅對初步的功能進行檢測。

4、綜合優化

所謂綜合就是將較高級抽象層次的描述轉化成較低層次的描述。綜合優化根據目標與要求優化所生成的邏輯連接，使層次設計平面化，供FPGA布局布線軟體進行實現。

5、綜合後模擬

綜合後模擬檢查綜合結果是否和原設計一致。在模擬時，把綜合生成的標准延時文件反標注到綜合模擬模型中去，可估計門延時帶來的影響。但這一步驟不能估計線延時，因此和布線後的實際情況還有一定的差距，並不十分准確。

6、實現與布局布線

布局布線可理解為利用實現工具把邏輯映射到目標器件結構的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能鏈接的布線通道進行連線，並產生相應文件(如配置文件與相關報告)，實現是將綜合生成的邏輯網表配置到具體的FPGA晶元上，布局布線是其中最重要的過程。

7、時序模擬

時序模擬，也稱為後模擬，是指將布局布線的延時信息反標注到設計網表中來檢測有無時序違規(即不滿足時序約束條件或器件固有的時序規則，如建立時間、保持時間等)現象。時序模擬包含的延遲信息最全，也最精確，能較好地反映晶元的實際工作情況。

8、板級模擬與驗證

板級模擬主要應用於高速電路設計中，對高速系統的信號完整性、電磁干擾等特徵進行分析，一般都以第三方工具進行模擬和驗證。

9、晶元編程與調試

設計的最後一步就是晶元編程與調試。晶元編程是指產生使用的數據文件(位數據流文件，Bitstream Generation)，然後將編程數據下載到FPGA晶元中。其中，晶元編程需要滿足一定的條件，如編程電壓、編程時序和編程演算法等方面。

㈥ 敘述EDA的FPGA/CPLD的設計流程

1)設計輸入（包括原理圖輸入和HDL文本編輯，EDA可以提供文本編輯工具）
2）綜合，將輸入的原理圖或者HDL文本根據硬體的約束條件進行編譯綜合，EDA工具提供了綜合器
3）適配，此過程EDA工具貌似沒什麼用
4）時序模擬與功能模擬，EDA工具提供模擬工具
5）編程下載，分不同的方式
6）硬體測試

㈦ 如何給cpld晶元 下載燒錄程序具體型號是altera epm7064 請高手指點下！

首先在Altera中打開工程->processing菜單下 start compilation->tool菜單下programmer ->新窗口中 add files 添加你工程目錄下編譯後的.pof文件->program/configur 下打鉤 ->mode選JTAG ->點擊左上角的Hardware setup ，選擇你已經安裝好驅動的usb blaster -> 點擊start

你先照著做一下

㈧ 誰會反編譯CPLD裡面程序急求！

3.自己寫的程序要怎樣設置才不能被讀出. 好像不行的。。如果能讀出來的話那不就泄密了么！就和軟體行業的反編譯一樣了啊，不被允許的。