Ⅰ vivado編譯LED燈程序總是報錯
AR# 53028
2012.x Vivado - "ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Description
Solution
Linked Answer Records
Description
I have a design in the Vivado tool which I want to run a behavioral simulation with different parameters. For this task, I have created some simulation runs with different names as follows:
"sim1 model_PCIe"
"sim2"
"sim3(model_GTX)"
However, when I attempt to run the simulation, the following error appears:
"ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Why does this occur?
Solution
This is a known issue that occurs in Vivado when a simulation run that contains blank or empty spaces in the name is executed.
In this case, for the run "sim1 model_PCIe"
To avoid this problem, remove the spaces as follows: "sim1_model_PCIe".
This issue is fixed in the Vivado 2013.1 tool.
Ⅱ 如何編譯QuestaSim模擬中用到的Xilinx模擬庫
ModelSim可以直接編譯和添加Xilinx的庫，目前的ise中（在開始菜單xilinx工具下找吧）直接有使用ModelSim編譯庫的工具。
Ⅲ vcs在linux中調用編譯好的庫
vivado調用VCS模擬可以加快工程的模擬和調試，提高效率。
VCS軟體最好安裝VCS-MX的版本，可以混合編譯Verilog和VHDL語言 由於在linux系統中個人用戶各種許可權被限制，導致很多地方無法正常使用軟體之間的協調工作。
Ⅳ 如何使用modelsim獨立模擬VIVADO2014.4生成的IP
建議還是在vivado里調用modelsim比較省事,
在外邊編譯vivado的庫文件很麻煩, 跟AE反反復復搞了好久才搞定.
【 在 Jephen (Jephen) 的大作中提到: 】
: 剛剛使用vivado還不太熟悉。
: 安裝了vivado2014.4，使用vivado生成了一個FIFO。在vivado中編譯模擬庫後發現不像之前一樣有Xilinxcorelib這個庫了。也就沒有IP對應的模擬庫了。那我怎麼使用modelsim獨立模擬IP，也就是不在vivado中調用modelsim？
Ⅳ 如何使用vivado isim模擬
使用vivado isim模擬的方法和過程如下：
1) 測試平台建立；
a) 在工程管理區點擊滑鼠右鍵，彈出菜單選擇New Source，彈出界面； b) 輸入文件名，選擇Verilog Test Fixture，打鉤add to project，單擊NEXT；
c) 選擇要模擬的文件，點擊NEXT；
d) 點擊「FINISH」，就生成一個Verilog測試模塊。
ISE能自動生成測試平台的完整構架，包括所需信號、埠聲明以及模塊調用的實現。所需要完成的工作就是initial….end模塊中的「//Add stimulus here」後面添加測試向量生成代碼。
這里給出示例測試代碼，將其添加於//Add stimulus here處
#100;
SW = 7;
#100;
SW = 11;
#100;
SW = 13;
#100;
SW = 14;
2) 測試平台建立後，在工程管理區將狀態設置為「Simulation」；選擇要模擬的文件名，
過程管理區就會顯示「Isim simlator」；
3) 下拉「Isim simlator」，選擇「Simulate Behavioral Model」，單擊滑鼠右鍵，現在「Process Properties」可修改模擬遠行時間等。
4) 修改後，直接雙擊「Isim simlator」中的「Simulate Behavioral Model」進行模擬。
檢查模擬結果是否達到預期設計目標。
Vivado設計套件，是FPGA廠商賽靈思公司2012年發布的集成設計環境。包括高度集成的設計環境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。集成的設計環境——Vivado設計套件包括高度集成的設計環境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。
Ⅵ 如何在VIVADO中編譯模擬庫
1、選擇vivado菜單「Tools」——>「Compile Simulation Libraries...」命令。
2、在彈出的對話框中設置器件庫編譯參數，模擬工具「Simulator」選為ModelSim，語言「Language」、庫「Library」、器件家族「Family」都為默認設置All（當然也可以根據自己的需求進行設置），然後在「Compiled library location」欄設置編譯器件庫的存放路徑，這里選擇新建的vivado2014_lib文件夾，此外在「Simulator executable path」欄設置Modelsim執行文件的路徑，其他參數默認。
3、設置好參數後點擊「Compile」按鈕開始器件庫的編譯。
4、器件庫編譯結束後給出編譯報告，從報告中看出0個警告和0個錯誤。
5、打開vivado2014_lib文件夾，便可以看到已經產生了器件庫。
Ⅶ 如何調用vivado中的fifo
建議還是在vivado里調用modelsim比較省事,在外邊編譯vivado的庫文件很麻煩,跟AE反反復復搞了好久才搞定.【在Jephen(Jephen)的大作中提到:】:剛剛使用vivado還不太熟悉。:安裝了vivado2014.4，使用vivado生成了一個FIFO。在vivado中編譯模擬庫後發現不像之前一樣有Xilinxcorelib這個庫了。也就沒有IP對應的模擬庫了。那我怎麼使用modelsim獨立模擬IP，也就是不在vivado中調用modelsim？
Ⅷ 怎樣根據邏輯表達式寫出vivado模擬代碼
對於電子工程師來說，很多電路設計模擬軟體都是特別大的，安裝下來一般都是上G，甚至幾十G，而且win7的兼容性也是最好的，不願意升級win10是因為麻煩，而且沒有必要，對於很多的設計軟體來說win10還沒有完全兼容，而且還不停自動更新，時間很珍貴的，誰願意浪費大把時間搞什麼兼容性問題，而不是code or design。所以EE一般會把Wndows自動更新關閉。對於普通用戶來說就無所謂了，用電腦寫寫報告，看看片子，跟著win10升級還能體驗到很多新功能，完全不會被兼容性問題困擾。關閉Windows10自動更新的方法請自行網路。