Ⅰ vivado编译LED灯程序总是报错
AR# 53028
2012.x Vivado - "ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Description
Solution
Linked Answer Records
Description
I have a design in the Vivado tool which I want to run a behavioral simulation with different parameters. For this task, I have created some simulation runs with different names as follows:
"sim1 model_PCIe"
"sim2"
"sim3(model_GTX)"
However, when I attempt to run the simulation, the following error appears:
"ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Why does this occur?
Solution
This is a known issue that occurs in Vivado when a simulation run that contains blank or empty spaces in the name is executed.
In this case, for the run "sim1 model_PCIe"
To avoid this problem, remove the spaces as follows: "sim1_model_PCIe".
This issue is fixed in the Vivado 2013.1 tool.
Ⅱ 如何编译QuestaSim仿真中用到的Xilinx仿真库
ModelSim可以直接编译和添加Xilinx的库，目前的ise中（在开始菜单xilinx工具下找吧）直接有使用ModelSim编译库的工具。
Ⅲ vcs在linux中调用编译好的库
vivado调用VCS仿真可以加快工程的仿真和调试，提高效率。
VCS软件最好安装VCS-MX的版本，可以混合编译Verilog和VHDL语言 由于在linux系统中个人用户各种权限被限制，导致很多地方无法正常使用软件之间的协调工作。
Ⅳ 如何使用modelsim独立仿真VIVADO2014.4生成的IP
建议还是在vivado里调用modelsim比较省事,
在外边编译vivado的库文件很麻烦, 跟AE反反复复搞了好久才搞定.
【 在 Jephen (Jephen) 的大作中提到: 】
: 刚刚使用vivado还不太熟悉。
: 安装了vivado2014.4，使用vivado生成了一个FIFO。在vivado中编译仿真库后发现不像之前一样有Xilinxcorelib这个库了。也就没有IP对应的仿真库了。那我怎么使用modelsim独立仿真IP，也就是不在vivado中调用modelsim？
Ⅳ 如何使用vivado isim仿真
使用vivado isim仿真的方法和过程如下：
1) 测试平台建立；
a) 在工程管理区点击鼠标右键，弹出菜单选择New Source，弹出界面； b) 输入文件名，选择Verilog Test Fixture，打钩add to project，单击NEXT；
c) 选择要仿真的文件，点击NEXT；
d) 点击“FINISH”，就生成一个Verilog测试模块。
ISE能自动生成测试平台的完整构架，包括所需信号、端口声明以及模块调用的实现。所需要完成的工作就是initial….end模块中的“//Add stimulus here”后面添加测试向量生成代码。
这里给出示例测试代码，将其添加于//Add stimulus here处
#100;
SW = 7;
#100;
SW = 11;
#100;
SW = 13;
#100;
SW = 14;
2) 测试平台建立后，在工程管理区将状态设置为“Simulation”；选择要仿真的文件名，
过程管理区就会显示“Isim simlator”；
3) 下拉“Isim simlator”，选择“Simulate Behavioral Model”，单击鼠标右键，现在“Process Properties”可修改仿真远行时间等。
4) 修改后，直接双击“Isim simlator”中的“Simulate Behavioral Model”进行仿真。
检查仿真结果是否达到预期设计目标。
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。
Ⅵ 如何在VIVADO中编译仿真库
1、选择vivado菜单“Tools”——>“Compile Simulation Libraries...”命令。
2、在弹出的对话框中设置器件库编译参数，仿真工具“Simulator”选为ModelSim，语言“Language”、库“Library”、器件家族“Family”都为默认设置All（当然也可以根据自己的需求进行设置），然后在“Compiled library location”栏设置编译器件库的存放路径，这里选择新建的vivado2014_lib文件夹，此外在“Simulator executable path”栏设置Modelsim执行文件的路径，其他参数默认。
3、设置好参数后点击“Compile”按钮开始器件库的编译。
4、器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误。
5、打开vivado2014_lib文件夹，便可以看到已经产生了器件库。
Ⅶ 如何调用vivado中的fifo
建议还是在vivado里调用modelsim比较省事,在外边编译vivado的库文件很麻烦,跟AE反反复复搞了好久才搞定.【在Jephen(Jephen)的大作中提到:】:刚刚使用vivado还不太熟悉。:安装了vivado2014.4，使用vivado生成了一个FIFO。在vivado中编译仿真库后发现不像之前一样有Xilinxcorelib这个库了。也就没有IP对应的仿真库了。那我怎么使用modelsim独立仿真IP，也就是不在vivado中调用modelsim？
Ⅷ 怎样根据逻辑表达式写出vivado仿真代码
对于电子工程师来说，很多电路设计仿真软件都是特别大的，安装下来一般都是上G，甚至几十G，而且win7的兼容性也是最好的，不愿意升级win10是因为麻烦，而且没有必要，对于很多的设计软件来说win10还没有完全兼容，而且还不停自动更新，时间很珍贵的，谁愿意浪费大把时间搞什么兼容性问题，而不是code or design。所以EE一般会把Wndows自动更新关闭。对于普通用户来说就无所谓了，用电脑写写报告，看看片子，跟着win10升级还能体验到很多新功能，完全不会被兼容性问题困扰。关闭Windows10自动更新的方法请自行网络。