给编译起画画

A. ipad可以编程吗，学编程好不好

总体来说还是比较麻烦的，vscode有在线版，但是编程需要调试，调试你需要有一台自己的服务器。你应该是学生，可以考虑使用腾讯或者阿里的云服务器，直接用轻量级就行，然后走vscode remote进行开发，总体来说有些脱裤子放屁的感觉。你真的有这种便携性，不如买个surface，如果一定喜欢iPad，可以考虑iPad+MacBook Air，总体来说都要比iPad编程要好很多。

编程拼的是，编程环境对写的代码的静态编译能力，也就是说，编程环境越智能，代码提示能力越强，占用内存越大，比如我是c加加程序员，用的vs测试版，一个cpp文件就几百m的内存。同时开两个工程的话16g内存都吃紧。所以说，ipad是可以买来顺带学编茄模程的，毕竟看个视频教程或者文档还是够用的。就像我当年买个平板想要上山锻炼身体的时候写代码，结果，这几年山都没上，身体也没锻炼成。平板就闲置了，每年就定期冲冲电。防止电池坏掉。

另外，说说重量的事情。如果你要做编程，不可能用 iPad 的屏幕键盘，一定是要配一个实体键盘Magic Keyboard的，那个实体键盘还是有相当的重量的，我们家那个 iPad Pro + 键盘现在被娃征去上网课+玩 Scratch 去了，我单手拿着也并不轻松。最后，以上观点并不绝对，初学者在手机上运行贪吃蛇之类的代码我也有试过，得看本人对于编程的需求在哪里。

B. 继续学习编译原理的意义是什么

在这里题主问到了一个很深刻的问题：学习编译原理的意义是什么呢？这个问题我们也可以换成‘学习数学的意义是什么？’“学习语文的意义是什么？”“学习英语的意义是什么？”其实根本问题还是学习的意义是什么？

因为兴趣，比如我们喜欢弹钢琴，我们就去学了弹钢琴。我们喜欢画画然后我们就一直坚持画画到现在。我们喜欢读英语所有每天都坚持不懈的去读英语。因为一个原因，也可能是为了生存。你需要一份工作去养活自己，养活家人。那么在这个竞争无比激烈的时代。你只有不断地去学习去提升，去让自己比别人更优秀。

以上就是我的想法，回答的很乱，但还是希望对你有所帮助。

C. vi软件的快捷键(virtuoso软件快捷键)

1. virtuoso软件快捷键
如果自己想设置快捷键的话，自己设置.bindkey的快捷键然后在.cdsinit中load进去即可在schematic和layout中均有效
2. virtuoso layout快捷键
我来自西北工业大学计算机学院微电子学研究所，现在是微电子学研究所的研一学生，专业方向是数字集成电路设计。在研一上学期，初步掌握了数字集成电路后端综合设计方法，本篇学术素养课程报告主要讨论在实现后端流程时的方法、经验、以及相关的感悟。 一般而言，软件工程师的需求量和硬件工程师的需求量是10:1，也就是说硬件工程师需求量远小于软件工程师，硬件工程师中又分为模拟和数字两大类，模拟集成电路设计主要包括ADC、DAC、PLL等，数字集成电路设计则更偏向于实现特定功能的芯片，如CPU、GPU、MCU、MPU、DSP等。 事实上，发展到现阶段，数字集成电路的设计方法已经在EDA工具的帮助之下十分类似于软件开发了，典型的数字集成电路开发一般为以下步骤： 1、根据需求，自顶向下设计电路模块，明确该数字系统需要实现什么功能，再具体细分到各个功能模块。此时的设计图形式一般为模块框图，使用visio或其他绘图软件实现。这个环节较为松散，但十分重要，因为根据需求设计大的模块和指标时，必须要结合实际情况，否则到后期会经历无限次返工甚至无法达到预定指标。一般由德高望重，经验丰富的工程师进行总体设计。 2、定义好各个模块之后，接下来就是具体实现各个模块的功能。因为硬件描述语言的存在，我们可以很轻易的通过硬件描述语言来“写”出模块的实现方法，在本次实验中，我使用的是Verilog HDL。具体代码的复杂程度和模块的复杂程度有关，我在这次实验中采用的是“八位格雷码计数器”电路设计。 3、完成“八位格雷码计数器”的Verilog代码后，需要对该设计进行“前仿真”。所谓前仿真，主要是为了验证代码是否描述正确，是否真正实现了所规划的功能。一般使用modelsim软件进行仿真，仿真成功进入下一阶段，不成功则需要返回修改代码。 4、前仿真成功后，已经有了功能正确的Verilog设计代码，此时可以将代码下载到FPGA板上进行验证（Quartus，JTAG），验证成功则证明此设计正确无误。对于某些集成度要求不高且时间非常紧张的数字电路设计项目，可以直接使用FPGA来实现芯片功能。显然，FPGA这种通用器件是不能满足高集成、低功耗、专用性高ASIC设计需求的，只能用于较为简单和粗犷的设计。 5、接下来进入后端流程。这时需要专用的服务器以及价格高昂的EDA工具支持。这也是为什么硬件设计入门较难的原因之一，如果一个没有接触过软件编程的有志青年立志做软件工程，一般一台电脑，一本书就够了，最多再买个正版编译器（VS，Eclipse，DW等），但是要做硬件电路设计，一台电脑一本书最多画画PCB。要做最核心的部分，必须使用功能强大的服务器和价格昂贵的EDA工具，因为普通的PC电脑负担不起“后端综合”的工作需求。而且大量linux下的复杂操作也会使人望而却步。 6、准备好后端平台后，就可以将“八位格雷码计数器”放到平台里，这时马上需要考虑的问题是使用什么元件库以及什么工艺？因为同样一个与非门，不同元件库有不同实现细节，MOS管细节可能都大相径庭，另外还要考虑工艺，这些工艺的文件来自于相关厂家（TSMC，CSMS等），这也是个人无法做后端的原因之一——因为你几乎不可能以自己的名义向台积电商量工艺库文件，毕竟作为一个涉世未深，无钱无术的初学者，你是无法充满自信的和人数上万、资金上亿的工艺厂签合同的。经过精心筛选后（更多情况下是没得选），确定你想使用的工艺。在本次实验中，我使用的是实验室学长改良过的元件库，以及TSMC 0.18um工艺，EDA工具为Cadence IC 614。 7、经过一系列配置之后，“八位格雷码计数器”已经成为了一个庞大的工程文件，我建议采用TCL脚本文件进行配置。然后就可以进行RTL级综合。所谓RTL级综合，实际上是指将Verilog代码“改写”为综合工具（我使用的是Encounter）所能识别的Verilog代码。通俗的讲，这个类似于将“文言文”翻译为“白话文”，也类似于C语言中的“编译”，即将高级语言翻译为汇编代码。当然，理论上可以直接写出RTL级代码，但这就和直接写汇编语言一样，复杂程度不言而喻。 8、RTL级综合完成后，接下来将RTL Verilog导入Encounter进行真正的后端综合。导入RTL代码后，还需要说明标准单元库的LEF文件，并定义电源和地的线名。此时需要一个MMMC config配置，流程繁杂，主要是配置相关文件和器件状态（TT、SS、FF等）。 9、完成导入配置，接下来是芯片布局设计，即Floorplan。Floorplan需要设置一些基础参数，如芯片的长宽（面积），留给管脚的空间，芯片利用率等。长宽比建议为0.2-5，复杂电路利用率0.85，一般电路利用率0.90，简单电路利用率0.95。 10、POWER计算，以此为根据布置电源线路，主要为ring和stripe。例如，某数字电路芯片功耗为55mW，增加冗余量到2倍左右，设计为100mW，按照1.8V供电，电流约为60mA，也就是总电源线为60u，如果每条线10u，则六条电源线，两侧各一条，中间四条。Encounter中有专门的布线配置器。布线之后，可以先Apply，然后撤销反复尝试。 11、布置IO管脚。如果提前没有导入IO，可以重新导入（TCL），也可以自行调整。 12、Pre-Place，因为Verilog中往往有很多的mole，每个mole对应一个布局模块，布局时应当注意一些布局原则。布局时一般通过简单的拖动就可以。“八位格雷码计数器”因为只有一个mole，因此不需要复杂的布局。 13、布局是一个不断修改和改进的过程，Pre-Place之后进行Place，之后进行之后Post-Place。Place之后，需要进行时钟树综合（CTS），时钟树综合的目的是为了让每个信号都在约束的时间内传输到下一个时序单元，否则会对芯片的主频产生影响（主频是在设计前就定下来的指标），然后在Post-CTS对不符合时钟约束的部分进行布线调整。 14、布局之后进行布线，即Route，对于特殊还布线需要进行SRoute，然后进行Post-Place，这些步骤某种程度上都是“点按钮”和“配参数”，但后端综合时一定要有清醒的头脑，必须知道为什么要点这些按钮，以及该配置什么参数。 15、布局布线经过多次迭代，IO管脚配置好后，可以Fill全图，用各层金属覆盖未使用的区域。单个“八位格雷码计数器”因为结构简单，芯片未覆盖区域较大。 16、至此，Encounter内的后端综合就完成了，可以导出（export）成GDSII格式的网表，以及为了做DRC，LVS检查，也需要“Netlist”成schematic（电路原理图）的格式。 17，将后端综合的GDSII文件导入（Stream in）到Virtuoso里。Virtuoso是一个用于模拟集成电路设计的软件。将GDSII文件导入该软件主要有两个目的，一是可以在Virtuoso里做“后仿真”，验证经过后端综合的一系列流程之后，概念芯片是否能满足设计需求，此时的仿真就已经考虑到了延时，电阻，功耗等实际存在的问题，如果仿真时出现了问题，需要进行返工修改，必要时要重新布局布线。当“后仿真”通过后，还要对该芯片进行DRC和LVS检查，DRC是查看是否满足所选工艺的要求，因为在实际情况下，一些理论上的值是不现实的，比如过细的线无法生产，栅极间的距离过短可能会导致短路，导线和各金属层之间的电容会影响电路功能等。LVS是比较layout和Schematic之间的拓扑关系是否不一致。二是可以方便以后做数模混合芯片设计时进行混合设计，因为模拟集成电路的是直接在Virtuoso中进行的，两者最后结合在一起，就可以进行数模混合集成电路设计。 18、进行完检查之后，就可以与工艺提供厂家联系进行加工了，如TSMC。一般加工需要跟上企业的业务流程。大约经过1月左右，芯片加工完成，然后进入测试环节。焊接，试验，验证芯片指标，以及提出改进方案。 至此，一个数字集成电路从概念到实物的整个流程就完成了，每一步都值得研究和回味，从二四译码器到复杂的CPU，其流程是基本一样的。经过研一上一个学期的学习，我也基本掌握了这个流程。以后会更加努力的在本专业方向继续前进，培养核心竞争力。
3. virtuoso版图快捷键
如果是 VMware ，打开菜单“虚拟机”－“发送 Ctrl + Alt + Del"如果无效，选择“虚拟机”－“电源”－“重置”。
4. virtuoso软件教程
Virtuoso是一个可扩展的跨平台服务器，将关系，图形和文档数据管理与Web应用程序服务器和Web服务平台功能相结合。 Virtouso也是一个OWL推理者。Virtuoso直接提供RDB2RDF（以前称为SQL2RDF）通过Sponger及其墨盒，它还可以从GRDDL，RDFa，微格式和更多输入提供RDF。
5. VI快捷键
在vi中键入如下命令即可自动对齐:set autoindent也可指定自动缩进风格，例如编写C语言代码时可输入如下命令:set shiftwidth=4 autoindent cindentshiftwidth=4 自动缩进四个字符autoindent 自动对齐cindent 按照C语言风格自动对齐
6. visio软件快捷键
VISIO中怎么撤销编辑方法：
1、使用快捷键，Ctrl+Z；
2、visio里面一般都有撤销和恢复箭头，蓝色的，点击那个向左的蓝色箭头就是撤销编辑；
3、visio撤销对某个工具选项的选择，方法点击“绘图工具”出现对话框后关掉，就可以了。
7. viso快捷键设置
鱼rsi u的截图快捷键可以使用右击鼠标快捷键，建立。

D. 学好“计算机编译原理”需要具备其他一些知识么

1.你要学到什么水平？是想考试考好还是想实际写出来一个足够强度的编译器？如果是前者，就一句：努力当学霸才是你唯一的出路。
2.对于scanner &parser的话，对于书上所讲的算法的要求是很高的，有很大的依赖性，所以必须理解透彻，即使没有机会实现也要自己动手画画。同时这也是本科阶段所学的编译原理的所有内容。虽然flex和bison很好使，但是强烈不建议使用。
3.对于生成器、连接器或者解释器的话，那么你要了解汇编语言、微处理器、微机接口等计算机基础学科。简单的说就是从底层学到高级语言的层面。这个要求是很高的，毕竟涉及到二进制代码优化等很麻烦的。

E. 设计一款游戏需要哪些软件

制作一款游戏必须有一个完整的策划方案，它必须完整地涵盖整个游戏的故事、流程、内容、方式、游戏画面、角色造型、 场景规划、人工智能、硬件配备、市场评估等。对整个游戏过程的详细描述及实施规划都应 记录在案。而在制作游戏的过程中需要设计到Unity、3DSmax、maya、Photoshop、Illusion和Zbrush等等游戏制作软件。
制作一款网络游戏需要的最核心的人才是原画、2D、3D、程序设计、策划等5个方面的人才。
还有的是，有新的概念是不错，但是必须是在能够做出来的前提下，不可能光是空想，

1、Microsoft Office系列软件：含Word、Excel、Visio、PowerPoint 2、Adobe软件：Photoshop
其它有必要学习
1、程序相关语言：C++（选修汇编，选学习软件VC，网络游戏必懂） JAVA（手机游戏必懂，在J2ME平台上）
2、美术相关软件：3DMAX（选学习软件maya）
3、高等软件掌握能力（指能迅速上手使用各类软件）
还有游戏设计方面书籍。游戏设计——原理与实践 ，游戏设计概论 ，游戏的设计与开发。
还有就是设计出来的游戏需要的配置的选择……等等很多东西=.=本人属于外行，只做这么的意见（参考意见）