可编程模拟器件isppac全称

㈠ 单片机，PSoc和FPGA有什么区别和联系

单片机、PSOC、FPGA三者的主要区别
PSoC 相当于MCU+可编程模拟外围电路+可编程数字外围电路。
FPGA是可编程数字外围电路。
现在的单片机一般是mcu+有限的固定的模拟或数字外围

PSoC 的最大特点就是集成度高，设计灵活。可以看成是MCU，FPGA/CPLD,ispPAC集合，呵呵。
1.它里面包含MCU(psoc1为m8c,psoc3为51，psoc5为arm Cortex-M3)，这是和你讲的那几种是有区别的。它可以很方便的实现系统设计，虽然fpga可以通过设计实现软核，但增加了设计难度，性能也达不到硬核的程度。
2.PSoC还包含可编程数字模块（类似FPGA/CPLD），以及可编程模拟模块（类似ispPAC），即具有处处理数字和模拟两种信号的能力，此外，psoc具有的a/d,d/a模块解决了两种信号的接口问题
3.PSoC设计很简单，并且可以实现重构
4.psoc除了具备一般单片机的资源外，还有可编程时钟，低电压检测，升压泵，内部精密参考电压等等资源

㈡ 有源滤波的有源滤波器的设计

1．熟悉ispPAC80可编程模拟器件的结构、功能。
2．掌握可编程模拟器件设计有源滤波器的方法。
3．学会使用PAC-Designer软件进行有源滤波器的设计。
4．学会有源滤波器的幅频、相频特性曲线的测试方法。 （一）设计原理
滤波器是一种能使有用频率信号通过而同时抑制（或衰减）无用频率信号的电子电路或装置。在工程上，常用它来进行信号处理，数据传送或抑制干扰等。以往滤波器主要采用无源元件R、L、和C组成，目前一般用集成运放、R、C组成，常称为有源滤波器。
在一个实际的电子系统中，有时输入信号往往受干扰等原因而含有一些不必要的成分，应当把它衰减到足够小的程度。而在另一些场合，有时我们需要的信号和别的信号混在一起，应当 设法把我们需要的信号挑出来。要解决这些问题都需要采用有源滤波器。
用在系统可编程模拟器件实现有源滤波器的设计非常方便。通常用三个运算放大器就可以实现双二阶型函数的电路。而双二阶型函数能实现所有的滤波器函数，如低通、高通、带通、带阻。双二阶函数的表达式如3-17-1所示，式中m=1或0，n=1或0。
3-17-1
这种电路的灵敏度相当低，电路容易调整。另一个显着特点是只需增加少量的元件就能实现各种滤波函数。3.16节可知ispPAC10、ispPAC20器件结构与功能，实现这样的电路很容易。首先讨论低通滤波器的转移函数如3-17-2式。
3-17-2
3-17-3
3-17-4
3-17-4式可写成3-17-5式形式
b=k1k2 3-17-5
3-17-1为双二阶有源滤波器方框图。
不难看出方框图中的函数可以分别用反相器电路、积分电路、有损积分电路来实现。把各个运算放大器电路代入3-17-1的方框图即可得到3-17-2电路。
然而现在已不再需要电阻、电容、运放搭电路了，调试电路了。利用在系统可编程器件可以很方便的实现此电路。ispPAC10能够实现方框图中的每一个功能块。PAC块可以对两个信号进行求和或求差，K为可编程增益，电路中把K11、K12、K22设置成+1，把K12设置成-1。因此三运放的双二阶型函数的电路用两PAC块就可以实现。在开发软件中使用原理图输入方式，把两个PAC块连接起来。
电路的CF是反馈电容值，Re是输入运放的等效电阻。其值为250kΩ。两个PAC块是输出分别为Vo1和Vo2。可以分别得到两个表达式，3-17-6表达式为带通函数、
3-17-6
3-17-7表达式为低通函数
3-17-7
实际利用ispPAC进行滤波器的设计时，一般在其开发软件PAC-Designer中含有一个宏，专门用于滤波器的设计，设计者只要根据所要求选择不同类型，不同性能指标的滤波器配置电路，不需要自己连接电路，只要输入滤波器的相应指标。如fo、Q等参数，即可自动产生滤波器电路。例如：用ispPAC10或ispPAC20设计时，需要在自动生产的滤波器电路里设置相应的增益和电容值。然后用模拟器模拟出所设计滤波器的幅频和相频特性。并与现实进行较，是否符合技术要求。
例如：根据3-17-6和3-17-7给出的方程，输入相应的技术指标，便可以在PAC Designer软件中滤波器设计的宏里自动产生双二阶滤波器电路，增益和相应电容值根据需要进行设置。开发软件中还有一个模拟器，用于模拟滤波器的幅频和相频特性。
（二）.ispPAC器件设计有源滤波器举例
ispPAC80是lattice公司继ispPAC10和ispPAC20后推出的一种专门用来实现高性能连续时间低通滤波器的模拟可编程器件。该器件内部包含了仪表放大器增益级，内核是一个五阶滤波器，其软件设计方法与ispPAC10、ispPAC20稍有不同。
每一片ispPAC80器件可以同时存储两组不同参数的五阶滤波器配置（cfgA和cfgB）,在进行设计前其默认值是空的（cfgA.unknown,cfgB.unknown）。ispPAC80软件库中含有八千多种不同类型和参数的五阶滤波器库，设计者可以调用该库从而方便地完成设计。例如：先设计第一个配置(cfgA)：双击cfA unkown所在的矩形框，产生如图3-17-7所示的五阶滤波器库。
该库中含有各种不同类型的滤波器，如萨顿斯滤波器(Satons)、巴塞尔滤波器（Bessel）、线性滤波器、高斯滤波器（Gaussian），巴特沃斯滤波器（Butterworth）、椭圆滤波器等，每种类型的滤波器根据其参数值的不同，又分为不同的具体型号，共8244种。设计者只需要具备关于滤波器技术指标等知识，如通带频率、止带频率、止带衰减，相位线性度，群延时等。设计者根据所需要的设计的目标滤波器的各项指标的数据，从数据库里挑选出与目标技术指标比较接近（相差不会超过3.0﹪）的组构方案。比如根据设计设计要求选定一种滤波器，如第4001种（ID号为4000）的椭圆滤波器，双击该ID号，将该种滤波器拷贝进ispPAC80的第一组配置ConfigurationA中。
双击输入使用运放IA图形，可以调整输入增益倍数（1.2.5或10）。同样，双击wakeup=cfgA的梯形图标，可以设置激活配置cfgA或cfgB。在上述设计输入完毕后，软件就可自动完成对滤波器的电路进行连接与参数配置。设计输入完毕后，按Tool=Run Simulator菜单，可对设计进行仿真，方法与3.16节相同。若仿真结果仍与设计要求有所偏差，则还可以调整3-17-8中滤波器的参数C1、C2、C3、C4、L2、L4和C5（双击该处即可进入参数调整状态）。
（二）spPAC80的特性曲线如3-17-10所示，供设计参考 1. 低通五阶滤波器增益为1，转折频率为10kHz，通带内允许最大波动为±1dB。
2. 设计一双二阶有源滤波器，要求实现低通、带通、高通输出。带通中心频率fo为10kHz，低通、高通转折频率均为10kHz，增益为2。 1．画出所设计有源滤波器原理图
2．用PAC-Designer软件根据设计要求设计出滤波器，打印出仿真曲线，并把设计好的滤波器下载到相应的芯片里。
3. 在实验仪器对芯片进行测试，芯片里的滤波器性能指标是否符合要求。
五.实验仪器及器件
所用仪器同3.16
ispPAC20、ispPAC10、ispPAC80适配板各一块。
有源滤波器
70年代初期，日本学者就提出了有源滤波器APF(Active Power Filter)的概念，即利用可控的功率半导体器件向电网注入与原有谐波电流幅值相等、相位相反的电流，使电源的总谐波电流为零，达到实时补偿谐波电流的目的。
与无源滤波器相比，AFP具有高度可控性和快速响应性，能补偿各次谐波，可抑制闪变、补偿无功，有一机多能的特点;滤波特性不受系统阻抗的影响，可消除与系统阻抗发生谐振的危险;具有自适应功能，可自动跟踪补偿变化着的谐波。

㈢ LATTICE公司简介

Lattice在PLD领域发展多年，拥有众多产品系列，目前主流产品是 ispMACH4000，MachXO系列CPLD和LatticeEC/ECP系列FPGA，此外，在混合信号芯片上，也有诸多建树，如可编程模拟芯片ispPAC，可编程电源管理，时钟管理等

Lattice（中文名：莱迪思）是ISP（在线可编程）技术的发明者，ISP技术极大的促进了PLD产品的发展，80年代和90年代初是其高速发展的黄金时期。Lattice中小规模PLD/FPGA比较有特色，种类齐全，性能不错。99年Lattice收购Vantis（原AMD子公司）,2001年收购Lucent微电子的FPGA部门，2004年以后开始大规模进入FPGA领域，是世界第三大可编程逻辑器件供应商。目前Lattice公司在上海设有研发部门。

㈣ 什么是可编程逻辑器件

可编程逻辑器件，英文全称为：programmable logic device 即 PLD，PLD是作为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。

这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了；PLD与一般数字芯片不同的是：PLD内部的数字电路可以在出厂后才规划决定，有些类型的PLD也允许在规划决定后再次进行变更、改变，而一般数字芯片在出厂前就已经决定其内部电路，无法在出厂后再次改变，事实上一般的模拟芯片、混讯芯片也都一样，都是在出厂后就无法再对其内部电路进行调修。

(4)可编程模拟器件isppac全称扩展阅读：

逻辑器件可分为两大类 - 固定逻辑器件和可编程逻辑器件。 一如其名，固定逻辑器件中的电路是永久性的，它们完成一种或一组功能 - 一旦制造完成，就无法改变。

另一方面，可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑能力、特性、速度和电压特性的标准成品部件 - 而且此类器件可在任何时间改变，从而完成许多种不同的功能。

㈤ 大规模可编程逻辑器件的发展历史

PLD诞生及简单PLD发展阶段
二十世纪七十年代,熔丝编程的PROM(ProgrammableReadOnlyMemory)和PLA(ProgrammableLogicArray)的出现，标志着PLD的诞生。可编程逻辑器件最早是根据数字电子系统组成基本单元-门电路可编程来实现的,任何组合电路都可用与门和或门组成,时序电路可用组合电路加上存储单元来实现.早期PLD就是用可编程的与阵列和(或)可编程的或阵列组成的。
PROM是采用固定的与阵列和可编程的或阵列组成的PLD,由于输入变量的增加会引起存储容量的急剧上升，只能用于简单组合电路的编程。PLA是由可编程的与阵列和可编程的或阵列组成的，克服了PROM随着输入变量的增加规模迅速增加的问题，利用率高，但由于与阵列和或阵列都可编程,软件算法复杂，编程后器件运行速度慢，只能在小规模逻辑电路上应用。现在这两种器件在EDA上已不再采用，但PROM作为存储器，PLA作为全定制ASIC设计技术，还在应用。
二十世纪七十年代末，AMD公司对PLA进行了改进，推出了PAL(ProgrammableArrayLogic)器件，PAL与PLA相似，也由与阵列和或阵列组成，但在编程接点上与PAL不同,而与PROM相似，或阵列是固定的，只有与阵列可编程。或阵列固定与阵列可编程结构，简化了编程算法,运行速度也提高了，适用于中小规模可编程电路。但PAL为适应不同应用的需要，输出I/O结构也要跟着变化，输出I/O结构很多，而一种输出I/O结构方式就有一种PAL器件，给生产，使用带来不便。且PAL器件一般采用熔丝工艺生产，一次可编程，修改电路需要更换整个PAL器件，成本太高。现在PAL已被GAL所取代。
以上可编程器件，都是乘积项可编程结构，都只解决了组合逻辑电路的可编程问题，对于时序电路，需要另外加上锁存器，触发器来构成，如PAL加上输出寄存器，就可实现时序电路可编程。 乘积项可编程结构PLD发展与成熟阶段
二十世纪八十年代初，Lattice(莱迪思)公司开始研究一种新的乘积项可编程结构PLD。1985年推出了一种在PAL基础上改进的GAL(GenericArrayLogic)器件。GAL器件首次在PLD上采用EEPROM工艺，能够电擦除重复编程，使得修改电路不需更换硬件，可以灵活方便地应用，乃至更新换代。
在编程结构上，GAL沿用了PAL或阵列固定与阵列可编程结构，而对PAL的输出I/O结构进行了改进，增加了输出逻辑宏单元OLMC(outputLogicMacroCell),OLMC设有多种组态，使得每个I/O引脚可配置成专用组合输出,组合输出双向口，寄存器输出,寄存器输出双向口，专用输入等多种功能，为电路设计提供了极大的灵活性。同时，也解决了PAL器件一种输出I/O结构方式就有一种器件的问题，具有通用性。而且GAL器件是在PAL器件基础上设计的，与许多PAL器件是兼容的，一种GAL器件可以替换多种PAL器件，因此，GAL器件得到了广泛的应用.目前，GAL器件主要应用在中小规模可编程电路，而且，GAL器件也加上了ISP功能，称ispGAL器件。
二十世纪八十年代中期,ALTERA(阿特喇)公司推出了EPLD(ErasablePLD)器件,EPLD器件比GAL器件有更高的集成度,采用EPROM工艺或EEPROM工艺,可用紫外线或电擦除,适用于较大规模的可编程电路,也获得了广泛的应用. 复杂可编程器件发展与成熟阶段
二十世纪八十年代中期,Xilinx(西林克司)公司提出了现场可编程(FieldProgrammability)的概念,并生产出世界上第一片FPGA器件,FPGA是现场可编程门阵列(FieldProgrammableGateArray)的英文缩写,现在已经成了大规模可编程逻辑器件中一大类器件的总称.FPGA器件一般采用SRAM工艺,编程结构为可编程的查找表(Look-UpTable,LUT)结构.FPGA器件的特点是电路规模大,配置灵活,但SRAM需掉电保护,或开机后重新配置.
二十世纪八十年代末,Lattice公司提出了在系统可编程(In-SystemProgrammability,ISP)的概念,并推出了一系列具有ISP功能的CPLD器件,将PLD的发展推向了一个新的发展时期.CPLD即复杂可编程逻辑器件()的英文缩写,Lattice公司推出CPLD器件开创了PLD发展的新纪元,也即复杂可编程逻辑器件的快速推广与应用.CPLD器件采用EEPROM工艺,编程结构在GAL器件基础上进行了扩展和改进,使得PLD更加灵活,应用更加广泛.
复杂可编程逻辑器件现在有FPGA和CPLD两种主要结构,进入二十世纪九十年代后,两种结构都得到了飞速发展,尤其是FPGA器件现在已超过CPLD,走入成熟期,因其规模大,拓展了PLD的应用领域.目前,器件的可编程逻辑门数已达上千万门以上,可以内嵌许多种复杂的功能模块,如CPU核,DSP核,PLL(锁相环)等,可以实现单片可编程系统(SystemonProgrammableChip,SoPC).
拓展了的在系统可编程性(ispXP),是Lattice公司集中了E2PROM和SRAM工艺的最佳特性而推出的一种新的可编程技术.ispXP兼收并蓄了E2PROM的非易失单元和SRAM的工艺技术,从而在单个芯片上同时实现了瞬时上电和无限可重构性.ispXP器件上分布的E2PROM阵列储存着器件的组态信息.在器件上电时,这些信息以并行的方式被传递到用于控制器件工作的SRAM位.新的ispXFPGATMFPGA系列与ispXPLDTMCPLD系列均采用了ispXP技术.
现在,除了数字可编程器件外,模拟可编程器件也受到了大家的重视,Lattice公司提供有ispPAC系列产品供选用.

㈥ FPGA/CPLD应用设计200例的目录

上册
第1篇FPGA/CPLD典型应用设计实例
1.1FFT（快速傅里叶变换）的FPGA设计与实现
1.2数字式存储示波器
1.3汽车尾灯控制电路设计
1.4数字钟电路设计
1.5数字调制(FSK)信号发生器
1.6电子数字闹钟
1.7函数发生器设计
1.8伪随机序列发生器
1.9多功能点阵牌电路设计
1.10光通信PDH的标准伪随机图案发生器设计
1.11数字秒表
1.12电子密码锁
1.13数字电压表
1.14自动交通控制系统
1.15交通信号灯控制器
1.16交通控制灯逻辑电路系统设计
1.17十字路口交通管理信号灯系统设计
1.18交通灯控制程序设计
1.19交通灯电路设计
1.20无线通信中的全数字调制器设计
1.21无线通信中的全数字解调器设计
1.22采用VHDL语言设计的数字频率计
1.23数字显示频率计
1.24简易数字频率计设计
1.254位数字频率计
1.26采用VerilogHDL语言设计的频率计
1.27简易频率计电路设计
1.28简易频率计设计
1.29电子数字钟
1.30采用VerilogHDL语言设计的电子数字钟
1.31采用VHDL语言设计的电子数字钟
1.32电子时钟电路设计
1.33计时器
1.34波形发生器电路设计
1.35LED数码管动态显示设计
1.36流水灯电路设计
1.37直流步进电机控制电路设计
1.38ADC电压测量电路设计
1.39简易电子钟设计
1.40数字抢答器
1.41序列检测器
1.42UART通用异步串行口设计
1.43简易周期信号测试仪
1.44序列信号发生器
1.45通信、雷达和遥测用序列检测器的设计
1.46数字密码锁
1.47伪随机序列信号发生器设计
1.48FIFO存储器的VHDL描述
1.49采用VerilogHDL语言设计的UART通用异步收发器．
1.50倍频电路
1.51双向数据转换器
1.52键盘电路
1.53数码LED显示器
1.54多位加法器电路
1.556位数码管动态扫描及译码电路
1.56非2的幂次分频电路
1.57非整数分频电路
1.58常用电路的VHDL描述
1.59同步一百进制计数器的设计
1.60门电路设计
1.61时序电路设计
1.62组合逻辑电路设计
1.63频率合成技术——基于FPGA的直接数字合成器(DDS)设计
1.64串行通信MAX232接口电路设计
1.652的幂次分频电路
1.66环形计数器与扭环形计数器
1.678位可逆计数器和三角波发生器
1.68并/串转换器
1.694选1数据选择器
1.704位二进制数/8421BCD码
1.71移位寄存器设计
1.72三进制计数器设计
1.73移位型控制器的设计与实现
1.74存储器接口电路设计
1.754位加法器设计
1.76乘法器设计
1.77译码器设计
1.78可变模计数器设计
1.79整数增益放大器设计与测试
1.80滤波器的设计与测试
1.81比较器的设计与测试
1.82带阻有源滤波器设计
1.83线性反馈移位寄存器LFSR的FPGA设计与实现
1.84线性分析、循环码编码译码器的FPGA设计与实现
1.85数据传输与I/O接口标准
1.86异步收发器
1.87有限脉冲响应(FIR)数字滤波器的FPGA设计与实现
1.88逐次逼近型ADC
1.89乘法器的FPGA设计与实现
1.90总线仲裁电路的设计
1.91ALU（算术逻辑部件）设计
1.92脉冲分配器设计
1.93二进制码/格雷码的转换
1.94直接序列扩频通信系统设计
1.95并/串转换模块设计
1.96移位相加模块设计
1.97时延环节模块设计
1.98多波形发生器设计
1.99三位乘法器设计
1.100小信号测量系统
1.101单片电路设计
1.102简易数字锁
1.103交通灯控制器
1.104闪烁灯和流水灯设计与仿真
1.1053DES算法的FPGA实现及其在3DES-PCI安全卡中的应用
1.106边界扫描测试
1.107交通信号灯
1.108交通灯监视电路设计
1.109汉字显示
1.110汉字显示电路设计
1.111洗衣机控制电路设计
1.112篮球30s可控计时器设计
1.113悦耳的音响设计
1.114乐曲演奏电路设计
1.115多音阶电子琴电路设计
1.116《友谊地久天长》乐曲演奏电路设计
1.117软件无线电内插滤波器设计
1.118量程自动转换的数字式频率计
1.119游戏电路设计
1.120全自动电梯控制电路
1.1218位二进制乘法电路
1.122自动售邮票机
参考文献
下册
第2篇FPGA/CPLD产品设计、开发技巧与秘诀
2.1如何根据项目选择器件
2.2可编程器件的选择原则
2.3确定初步方案的方法与技巧
2.4基于可编程逻辑器件的数字系统的设计流程
2.5掌握常用FPGA/CPLD
2.6EDA技术的基本设计方法
2.7数字系统设计中的低功耗设计方法
2.8动态可编程重构技术
2.9多级逻辑的设计技巧
2.10VerilogHDL设计方法与技巧
2.11FPGA设计的稳定性探讨
2.12同步电路设计技巧
2.13图形设计法的实用技术
2.14状态机设计技巧
2.15存储器的VHDL实现方法与技巧
2.16存储器设计典型实例
2.17只读存储器
2.18比较器
2.19多路选择器
2.20三态总线
2.21m序列的产生和性质
2.22对具体某一信号的连续存储
2.23典型的时序逻辑电路分析与描述
2.24用VerilogHDL的时序逻辑电路设计
2.25时序逻辑电路的设计方法与技巧
2.26FPGA/CPLD的设计和优化
2.27CPLD典型器件ispPAC20的扩展应用技巧
2.28CPLD典型器件ispPAC的基本应用技巧
2.29VerilogHDL设计组合逻辑电路技巧
2.30VHDL设计组合逻辑电路技巧
2.31LED七段译码器的分析与设计
2.32电路的仿真技巧
2.33宏器件及其调用
2.34ispPAC的增益调整方法
2.35数字系统的描述方法
2.36FPGA系统设计与调试技巧
2.37典型的下载/配置方式
2.38Xilinx器件的下载
2.39ByteBlaster并口下载电缆
2.40单个FLEX系列器件的PS配置（下载电缆连接与下载操作）
2.41多个FLEX器件的PS配置（下载电路连接与下载操作）
2.42单个MAX器件的JTAG方式编程（POF文件连接与编程）
2.43单个FLEX器件的JTAG方式配置（SOF文件连接与编程）
2.44多个MAX/FLEX器件的JTAG方式编程/配置（连接与编程）
2.45主动串行与被动串行配置模式
2.46门禁系统设计技巧
2.47两种实际应用的计数器电路设计
2.48常用触发器及其应用设计技巧
2.49加法器设计
2.50ispPAC的接口电路设计
2.51编程接口和编程--ISP方式和JTAG方式
2.52利用VerilogHDL设计状态机的技巧
2.53系统级层次式设计
2.54边界扫描测试技术
2.55在系统下载电缆与评估板
2.56用CPLD和单片机设计电子系统
2.57怎样优化程序
2.58怎样才能避免潜在的危险
2.59毛刺的产生及其消除技巧
2.60计数器设计与FPGA资源
2.61组合逻辑电路的竞争冒险及其消除技巧
2.62选择器设计和FPGA资源
2.63基于FPGA/CPLD应用设计的23点经验总结
第3篇FPGA/CPLD常用工具及软件特性
3.1常用的FPGA开发工具
3.2常用EDA设计工具
3.3FPGA/CPLD数字逻辑实验平台
3.4软件资源
3.5典型常用的VerilogHDL语言（应用设计举例）
3.6VerilogHDL的一般结构
3.719种常用电路的VerilogHDL描述
3.8典型常用的VHDL语言（应用设计举例）
3.910种常用电路的VHDL描述．
第4篇FPGA/CPLD常用芯片结构及特点
4.1FPGA和CPLD的结构性能对照
4.2FPGA/CPLD的基本结构和原理
4.3Xilinx系列CPLD
4.4Altera系列CPLD
4.5现场可编程系统芯片FPSC
4.6无限可重构可编程门阵列ispXPGA
4.7ispXPLD器件
4.8在系统可编程通用数字开关ispGDS和互连器件ispGDX/V
4.9在系统可编程模拟器件的原理
4.10各种在系统可编程模拟器件的结构
4.11ispLSI系列器件的性能参数
4.12ispLSI系列器件的主要技术特性
4.13ispLSI系列器件的编程方法
4.14成熟器件与新型器件
4.15FPGA/CPLD器件的编程
附录l现场可编程逻辑器件主流产品一览
附录2各种器件的下载电路（在系统可编程ispJTAGTM芯片设计指导）
附录3Lattice系统宏（器件库）
附录4国内外常用二进制逻辑元件图形符号对照表
附录5世界着名的FPGA厂商及商标符号
附录6实验开发板电路原理图
附录7常用FPGA的端口资源
附录8两种CPLD实验仪器面板图及电路图
附录9CPLD主要器件引脚图
附录10缩略语词汇表
参考文献
……

㈦ 关于集成电路的专业术语有那些，各位有谁知道啊

【集成电路(IC)】电子专业术语英汉对照加注解

电子专业英语术语
★rchitecture（结构）：可编程集成电路系列的通用逻辑结构。
★ASIC（Application Specific Integrated Circuit－专用集成电路）：适合于某一单一用途的集成电路产品。
★ATE（Automatic Test EQUIPment－自动测试设备）：能够自动测试组装电路板和用于莱迪思 ISP 器件编程的设备。
★BGA（Ball Grid Array－球栅阵列）：以球型引脚焊接工艺为特征的一类集成电路封装。可以提高可加工性，减小尺寸和厚度，改善了噪声特性，提高了功耗管理特性。
★Boolean Equation（逻辑方程）：基于逻辑代数的文本设计输入方法。
★Boundary Scan Test（边界扫描测试）：板级测试的趋势。为实现先进的技术所需要的多管脚器件提供了较低的测试和制造成本。
★Cell-Based PLD（基于单元的可编程逻辑器件）：混合型可编程逻辑器件结构，将标准的复杂的可编程逻辑器件（CPLD）和特殊功能的模块组合到一块芯片上。
★CMOS（Complementary Metal Oxide Semiconctor－互补金属氧化物半导体）：先进的集成电路★加工工艺技术，具有高集成、低成本、低能耗和高性能等特征。CMOS 是现在高密度可编程逻辑器件（PLD）的理想工艺技术。
★CPLD（Complex Programmable Logic Device－复杂可编程逻辑器件）：高密度的可编程逻辑器件，包含通过一个中央全局布线区连接的宏单元。这种结构提供高速度和可预测的性能。是实现高速逻辑的理想结构。理想的可编程技术是 E2CMOS?。
★Density （密度）：表示集成在一个芯片上的逻辑数量，单位是门（gate）。密度越高，门越多，也意味着越复杂。
★Design Simulation（设计仿真）：明确一个设计是否与要求的功能和时序相一致的过程。
★E2CMOS?（Electrically Erasable CMOS－电子可擦除互补金属氧化物半导体）：莱迪思专用工艺。基于其具有继承性、可重复编程和可测试性等特点，因此是一种可编程逻辑器件（PLD）的理想工艺技术。
★EBR（Embedded BLOCk RAM－嵌入模块RAM）：在 ORCA 现场可编程门阵列（FPGA）中的 RAM 单元，可配置成 RAM、只读存储器（ROM）、先入先出（FIFO）、内容地址存储器（CAM）等。
★EDA（Electronic Design Automation－电子设计自动化）：即通常所谓的电子线路辅助设计软件。
★EPIC （Editor for Programmable Integrated Circuit－可编程集成电路编辑器）：一种包含在 ★ORCA Foundry 中的低级别的图型编辑器，可用于 ORCA 设计中比特级的编辑。
★Explore Tool（探索工具）：莱迪思的新创造，包括 ispDS+HDL 综合优化逻辑适配器。探索工具为用户提供了一个简单的图形化界面进行编译器的综合控制。设计者只需要简单地点击鼠标，就可以管理编译器的设置，执行一个设计中的类似于多批处理的编译。
★Fmax：信号的最高频率。芯片在每秒内产生逻辑功能的最多次数。
★FAE（Field Application Engineer－现场应用工程师）：在现场为客户提供技术支持的工程师。
★Fabless：能够设计，销售，通过与硅片制造商联合以转包的方式实现硅片加工的一类半导体公司。
★Fitter（适配器）：在将一个设计放置到目标可编程器件之前，用来优化和分割一个逻辑设计的软件。
★Foundry：硅片生产线，也称为 fab。 FPGA（Field Programmable Gate Array－现场可编程门阵列）：高密度 PLD 包括通过分布式可编程阵列开关连接的小逻辑单元。这种结构在性能和功能容量上会产生统计变化结果，但是可提供高寄存器数。可编程性是通过典型的易失的 SRAM 或反熔丝工艺一次可编程提供的。
★"Foundry" ：一种用于ORCA 现场可编程门阵列（FPGA）和现场可编程单芯片系统（FPSC）的软件系统。
★FPGA（Field Programmable Gate Array－现场可编程门阵列）：含有小逻辑单元的高密度 PLD，这些逻辑单元通过一个分布式的阵列可编程开关而连接。这种体系结构随着性能和功能容量不同而产生统计上的不同结果，但是提供的寄存器数量多。其可编程性很典型地通过易失 SRAM 或者一次性可编程的反熔丝来体现。
★FPSC（Field Programmable System-on-a-Chip－现场可编程单芯片系统）：新一代可编程器件用于连接 FPGA 门和嵌入的 ASIC 宏单元，从而形成一芯片上系统的解决方案。
★GAL? （Generic Array Logic－通用阵列逻辑）：由莱迪思半导体公司发明的低密度器件系统。
★Gate（门）：最基本的逻辑元素，门数越多意味着密度越高。
★Gate Array（门阵列）：通过逻辑单元阵列连接的集成电路。由生产厂家定制，一般会导致非再生工程（NRE）消耗和一些设计冗余。
★GLB（Generic Logic BLOCk－通用逻辑块）：莱迪思半导体的高密度 ispPSI?器件的标准逻辑块。每一个 GLB 可实现包含输入、输出的大部分逻辑功能。
★GRP（Global Routing Pool－全局布线池）：专有的连接结构。能够使 GLBs 的输出或 I/O 单元输入与 GLBs 的输入连接。莱迪思的 GRP 提供快速，可预测速度的完全连接。
★High Density PLD（高密度可编程逻辑器件）：超过 1000 门的 PLD。
★I/O Cell（Input/Output Cell－输入/输出单元）：从器件引脚接收输入信号或提供输出信号的逻辑单元。
★ISPTM（In-System Programmability－在系统可编程）：由莱迪思首先推出，莱迪思 ISP 产品可以在系统电路板上实现编程和重复编程。ISP 产品给可编程逻辑器件带来了革命性的变化。它极大地缩短了产品投放市场的时间和产品的成本。还提供能够对在现场安装的系统进行更新的能力。
★ispATETM：完整的软件包使自动测试设备能够实现：
1）利用莱迪思 ISP 器件进行电路板测试和
2）编程 ISP 器件。
★ispVM EMBEDDEDTM：莱迪思半导体专用软件由 C 源代码算法组成，用这些算法来执行控制编程莱迪思 ISP 器件的所有功能。代码可以被集成到用户系统中，允许经由板上的微处理器或者微控制器直接编程 ISP 器件。
★ispDaisy Chain Download SOFtware （isp菊花链下载软件）：莱迪思半导体专用器件下载包，提供同时对多个在电路板上的器件编程的功能。
★ispDSTM：莱迪思半导体专用基于 Windows 的软件开发系统。设计者可以通过简单的逻辑公式或莱迪思 - HDL 开发电路，然后通过集成的功能仿真器检验电路的功能。整个工具包提供一套从设计到实现的方便的、低成本和简单易用的工具。
★ispDS+TM：莱迪思半导体兼容第三方HDL综合的优化逻辑适配器，支持PC和工作站平台。IspDS+ 集成了第三方 CAE 软件的设计入口和使用莱迪思适配器进行验证，由此提供了一个功能强大、完整的开发解决方案。第三方 CAE 软件环境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。
★isPGAL?：具有在系统可编程特性的 GAL 器件
★ispGDSTM：莱迪思半导体专用的 ISP 开关矩阵被用于信号布线和 DIP 开关替换。
★ispGDXTM：ISP 类数字交叉点系列的信号接口和布线器件。
★ispHDLTM：莱迪思开发系统，包括功能强大的 VHDL 和 Verilog HDL 语言和柔性的在系统可编程。完整的系统包括：集成了 Synario， Synplicity 和 Viewlogic 的综合工具，提供莱迪思 ispDS+ HDL 综合优化逻辑适配器。
★ispLSI?：莱迪思性能领先的 CPLD 产品系列的名称。世界上最快的高密度产品，提供非易失的，在系统可编程能力和非并行系统性能。
★ispPAC?：莱迪思唯一的可编程模拟电路系列的名称。世界上第一个真正的可编程模拟产品，提供无与伦比的所见即所得（WYSIYG）逻辑设计结果。
★ispSTREAMTM：JEDEC 文件转化为位封装格式，节省原文件1/8 的存储空间。
★ispTATM：莱迪思静态时序分析器，是 ispDS+ HDL 综合优化逻辑适配器的组成部分。包括所有的功能。使用方便，节省了大量时序分析的代价。设计者可以通过时序分析器方便地获得任何莱迪思 ISP 器件的引脚到引脚的时序细节。通过一个展开清单格式方便地查看结果。
★ispVHDLTM：莱迪思开发系统。包括功能强大的 VHDL 语言和灵活的在系统可编程。完整的系统工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 综合优化逻辑适配器。
★ispVM System：莱迪思半导体第二代器件下载工具。是基于能够提供多供应商的可编程支持的便携式虚拟机概念设计的。提高了性能，增强了功能。
★JEDEC file（JEDEC 文件）：用于对 ispLSI 器件编程的工业标准模式信息。
★JTAG（Joint Test Action Group－联合测试行动组）：一系列在主板加工过程中的对主板和芯片级进行功能验证的标准。
★Logic（逻辑）：集成电路的三个基本组成部分之一：微处理器内存和逻辑。逻辑是用来进行数据操作和控制功能的。
★Low Density PLD（低密度可编程逻辑器件）：小于1000 门的 PLD，也称作 SPLD。
★LUT （Look-Up Table－查找表）：一种在 PFU 中的器件结构元素，用于组合逻辑和存储。基本上是静态存储器（SRAM）单元。
★Macrocell（宏单元）：逻辑单元组，包括基本的产品逻辑和附加的功能：如存储单元、通路控制、极性和反馈路径。
★MPI（MicroprocesSOr Interface－微处理器接口）：ORCA 4 系列 FPGA 的器件结构特征，使 FPGA 作为随动或外围器件与 PowerQUIC mP 接口。
★OLMC（Output Logic Macrocell－输出逻辑宏单元）：D 触发器，在输入端具有一个异或门，每一个 GLB 输出可以任意配置成组合或寄存器输出。
★ORCA（Optimized Reconfigurable Cell Array－经过优化的可被重新配置的单元阵列）：一种莱迪思的 FPGA 器件。
★ORP（Output Routing Pool－输出布线池）：ORP 完成从 GLB 输出到 I/O 单元的信号布线。I/O 单元将信号配置成输出或双向引脚。这种结构在分配、锁定 I/O 引脚和信号出入器件的布线时提供了很大的灵活性。
★PAC（Programmable Analog Circuit－可编程模拟器件）：模拟集成电路可以被用户编程实现各种形式的传递函数。
★PFU（Programmable Function Unit－可编程功能单元）：在 ORCA 器件的PLC中的单元，可用来实现组合逻辑、存储、及寄存器功能。
★PIC （Programmable I/O Cell－可编程 I/O 单元）：在 ORCA FPGA 器件上的一组四个 PIO。PIC 还包含充足的布线路由选择资源。
★Pin（引脚）：集成电路上的金属连接点用来：
1）从集成电路板上接收和发送电信号；
2）将集成电路连接到电路板上。
★PIO（Programmable I/O Cell－可编程I/O单元）：在 ORCA FPGA 器件内部的结构元素，用于控制实际的输入及输出功能。
★PLC（Programmable Logic Cell－可编程逻辑单元）：这些单元是 ORCA FPGA 器件中的心脏部分，他们被均匀地分配在 ORCA FPGA 器件中，包括逻辑、布线、和补充逻辑互连单元（SLIC）。
★PLD（Programmable Logic Device－可编程逻辑器件）：数字集成电路，能够被用户编程执行各种功能的逻辑操作。包括：SPLDs， CPLDs 和 FPGAS。
★Process Techonology（工艺技术）：用来将空白的硅晶片转换成包含成百上千个芯片的硅片加工工艺。通常按技术（如：E2CMOS）和线宽 （如：0.35 微米）分类。
★Programmer（编程器）：通过插座实现传统 PLD 编程的独立电子设备。莱迪思 ISP 器件不需要编程器。
★Schematic Capture（原理图输入器）：设计输入的图形化方法。
★SCUBA（SOFtware Compiler for User Programmable Arrays－用户可编程阵列综合编译器）：包含于 ORCA Foundry 内部的一种软件工具，用于生成 ORCA 特有的可用参数表示的诸如存储的宏单元。
★SLIC （Supplemental Logic Interconnect Cell－补充逻辑相互连接单元）：包含于每一个 PLC 中，它们有类似 PLD 结构的三态、存储解码、及宽逻辑功能。
★SPLD（SPLD－简单可编程逻辑器件）：小于 1000 门的 PLD，也称作低密度 PLD。
★SWL（SOFt-Wired Lookup Table－软连接查找表）：在 ORCA PFU 的查找表之间的快速、可编程连接，适用于很宽的组合功能。
★Tpd：传输延时符号，一个变化了的输入信号引起一个输出信号变化所需的时间。
★TQFP（Thin Quad Flat PACk－薄四方扁平封装）：一种集成电路的封装类型，能够极大地减少芯片在电路板上的占用的空间。TQFP 是小空间应用的理想选择，如：PCMCIA 卡。
★UltraMOS?：莱迪思半导体专用加工工艺技术。
★Verilog HDL：一个专用的、高级的、基于文本的设计输入语言。
★VHDL：VHSIC 硬件描述语言，高级的基于文本的设计输入语言。

㈧ 基于底层硬件的软件设计的目录

第1章基于底层硬件的软件设计概述
1.1底层硬件操作软件及设计的总体阐述
1.1.1底层硬件操作软件的综合阐述
1.1.2底层硬件操作软件的层次组织
1.1.3基于底层硬件的操作软件设计
1.1.4硬件操作软件设计的目的和要求
1.2通用计算机底层硬件操作软件及设计
1.2.1通用计算机的底层硬件软件概述
1.2.2常用操作系统及其设备驱动介绍
1.3嵌入式体系底层硬件操作软件及设计
1.3.1嵌入式体系的底层硬件软件概述
1.3.2常用ERTOS及其软件体系设计
1.3.3嵌入式体系中的可编程逻辑设计
1.3.4嵌入式软件体系架构的考虑要素
本章小结
第2章Windows底层硬件的软件设计
2.1Windows底层硬件驱动及其软件开发设计概述
2.1.1Windows系统构造及其底层硬件驱动概述
2.1.2Windows底层硬件设备驱动软件开发综述
2.2用WinDDK开发设计Windows设备驱动软件
2.2.1WinDDK设备驱动程序的软件编写
2.2.2WinDDK设备驱动程序的编译构建
2.2.3WinDDK设备驱动程序的检查验证
2.2.4WinDDK设备驱动程序的安装/调试
2.2.5WinDDK设备驱动程序的测试/使用
2.3用DriverStudio开发设计Windows设备驱动软件
2.3.1DriverStudio设备驱动软件开发设计概述
2.3.2DriverStudio设备驱动程序的编译与装载
2.3.3使用DriverStidio快速开发设备驱动软件
2.4用WinDriver开发设计Windows设备驱动软件
2.4.1WinDriver设备驱动程序开发工具概述
2.4.2主要WinDriver数据结构和API函数介绍
2.4.3用WinDriver编程向导快速开发驱动程序
2.4.4直接利用WinDriver的API函数开发驱动程序
2.4.5WinDriver开发的驱动程序的分发与应用
2.5通过常见Windows通信接口进行数据传输设计
2.5.1在Windows下通过异步串行口传输数据
2.5.2在Windows下通过并行接口传输数据
2.5.3通过Winsock编程接口实现以太网络通信
2.6USB接口硬件设备的Windows驱动软件设计
2.6.1USB体系及其WDM型驱动程序结构
2.6.2USB硬件设备驱动程序应用设计举例
2.7ISA/PC104接口板卡的Windows驱动软件设计
2.7.1ISA/PC104接口板卡及其驱动程序设计概述
2.7.2ISA/PC104板卡硬件驱动程序设计举例
2.8PCI/CPCI接口板卡的Windows驱动软件设计
2.8.1PCI/CPCI板卡硬件设备驱动程序的特点
2.8.2常见PCI/CPCI板卡驱动程序的开发设计
2.8.3DMA传输的PCI/CPCI板卡驱动程序设计
2.8.4PCI/CPCI板卡驱动程序的调用与调试
本章小结
第3章基于Linux操作系统底层硬件的软件设计
3.1Linux硬件驱动及其软件开发设计概述
3.1.1Linux下的硬件设备驱动概述
3.1.2Linux硬件驱动软件开发设计基础
3.2字符型硬件设备的驱动程序软件设计
3.2.1字符型硬件设备驱动综述101
3.2.2向系统中添加字符型设备
3.2.3字符型设备驱动软件设计举例
3.3块型硬件设备的驱动程序软件设计
3.3.1块型硬件设备驱动综述
3.3.2向系统中添加块型设备
3.3.3块型设备驱动程序的设计
3.4网络型硬件设备的驱动程序软件设计
3.4.1网络设备驱动程序的运行机理概述
3.4.2网络型设备驱动程序的具体实现
3.4.3网络设备驱动程序的应用设计举例
3.5常见硬件的Linux硬件驱动软件设计
3.5.1在Linux下进行异步串行数据传输
3.5.2在Linux下通过并行接口传输数据
3.5.3Socket接口的以太网络数据传输
3.5.4USB外设的Linux驱动软件设计
3.5.5ISA/PC104板卡的Linux驱动设计
3.5.6PCI/CPCI板卡的Linux驱动设计
3.6用WinDriver开发Linux设备驱动程序
3.6.1WinDriverforLinux开发工具简介
3.6.2应用WinDriver快速开发驱动程序
3.6.3WinDriver驱动程序的分发与应用
本章小结
第4章VxWorks底层硬件的软件设计
4.1VxWorks底层硬件驱动及其开发设计概述
4.1.1VxWorks操作系统及其体系结构
4.1.2VxWorks的BSP及其开发设计
4.1.3VxWorks设备驱动程序及其开发设计
4.1.4TornadoIDE及其VxWorks程序设计
4.2字符型硬件设备的驱动程序软件设计
4.2.1字符型硬件设备及其驱动综述
4.2.2字符型设备驱动程序的访问过程
4.3块型设备驱动程序设计及其文件系统操作
4.3.1块型硬件设备及其驱动程序综述
4.3.2块型硬件设备支持的文件系统概述
4.3.3块型设备驱动编写举例--电子盘操作
4.4常见通信接口的VxWorks数据传输实现
4.4.1在VxWorks下通过异步串口传输数据
4.4.2在VxWorks下通过并行接口传输数据
4.4.3以Socket编程接口实现网络传输数据
4.5USB接口设备的VxWorks驱动软件设计
4.5.1USB协议栈及其驱动层次结构概述
4.5.2VxWorks下的核心驱动USBD详解
4.5.3VxWorks下的USB设备驱动及应用
4.6ISA/PC104板卡的VxWorks驱动软件设计
4.6.1ISA接口设备VxWorks驱动设计概述
4.6.2ISA/PC104板卡设备的驱动设计举例
4.7PCI/CPCI板卡的VxWorks驱动软件设计
4.7.1PCI/CPCI板卡的驱动程序设计综述
4.7.2PCI/CPCI板卡的驱动程序设计举例
4.8用WinDriver开发VxWorks设备驱动程序
4.8.1WinDriverforVxWorks开发工具介绍
4.8.2用WinDriver开发VxWorks驱动程序
本章小结
第5章嵌入式基本体系及外设接口的直接软件架构
5.1嵌入式应用系统的直接软件架构概述
5.1.1嵌入式应用系统的直接软件架构
5.1.2嵌入式系统直接软件架构的特点
5.2嵌入式单片机基本体系的软件架构设计
5.2.1嵌入式单片机体系的软件架构综述
5.2.2嵌入式单片机体系的直接软件架构
5.3嵌入式DSPs基本体系的软件架构设计
5.3.1嵌入式DSPs体系的软件架构综述
5.3.2嵌入式DSPs体系的直接软件架构218
5.4嵌入式体系中的接口直接驱动软件设计
5.4.1嵌入式体系硬件接口及其驱动概述
5.4.2常见嵌入式接口的直接驱动软件设计
5.5嵌入式体系中的外设直接驱动软件设计
5.5.1嵌入式体系硬件外设及其驱动概述
5.5.2常见嵌入式外设的直接驱动软件设计
5.6嵌入式体系外设与接口的驱动程序测试
5.6.1外设与接口驱动程序测试概述
5.6.2外设与接口驱动测试软件编制
5.7使用软件架构工具快速构建应用软件平台
5.7.1常用嵌入式体系软件架构工具介绍
5.7.2嵌入式体系软件架构工具应用举例
本章小结
第6章嵌入式μC/OS基本体系及外设接口的软件架构
6.1μC/OS嵌入式实时操作系统概述
6.1.1μC/OS操作系统简要介绍
6.1.2μC/OS下的多任务信息流
6.1.3μC/OS的任务调度与切换
6.1.4μC/OS的中断处理与优化
6.1.5μC/OS软件体系的利弊分析
6.2嵌入式μC/OS基本软件体系架构
6.2.1μC/OS基本软件体系综述
6.2.2μC/OS下的C语言编程
6.2.3μC/OS移植的方法技巧
6.2.3μC/OS移植的关键技术阐述
6.3常见嵌入式体系的μC/OS移植
6.3.1SCM体系的μC/OS移植
6.3.2DSPs体系的μC/OS移植
6.4μC/OS下的外设/接口驱动设计
6.4.1外设接口驱动设计综述
6.4.2典型外设接口驱动设计
6.5μC/OS下的文件系统及存取访问
6.5.1μC/FS文件系统及其应用
6.5.2EMFS文件系统及其应用
6.6μC/OS嵌入式软件体系架构应用
6.6.1数据采集/传输系统软件架构
6.6.2总线式数据采集软件体系架构
本章小结
第7章嵌入式DRTOS基本体系及外设接口的软件架构
7.1DRTOS嵌入式实时操作系统综述
7.1.1DRTOS嵌入式操作系统概述
7.1.2嵌入式DSP/BIOS体系综述
7.2嵌入式DSP/BIOS基本软件体系架构
7.2.1嵌入式DSP/BIOS软件体系开发
7.2.2DSP/BIOS的配置工具及其使用
7.2.3DSP/BIOS文件及其编译与链接
7.2.4DSP/BIOS启动序列及自举引导
7.2.5DSP/BIOS软件的调试与监测
7.3DSP/BIOS下的外设/接口驱动软件设计
7.3.1DSP/BIOS外设接口驱动设计概述
7.3.2DSP/BIOS典型I/O数据传输设计
7.3.3DSP/BIOS典型网络通信操作设计
7.3.4DSP/BIOS类/微型驱动程序设计
7.4DSP/BIOS嵌入式软件体系架构应用
7.4.1DSP/BIOS数据采集体系软件架构
7.4.2DSP/BIOS图像处理体系软件架构
7.4.3DSP/BIOS机顶盒多任务调度架构
本章小结
第8章嵌入式WinCE/XPE基本体系及外设接口的软件架构
8.1WinCE/XPE嵌入式操作系统综述
8.1.1WinXPE及软件体系开发概述
8.1.2WinCE及软件体系开发简介
8.1.3WinCE体系结构与功能综述
8.1.4WinCE下应用软件开发总览
8.2定制WinCE嵌入式基本软件体系
8.2.1WinCE定制的一般设计流程
8.2.2PB/组件/WinCE及构建详述
8.2.3简单示例：定制并运行CEPC
8.3移植WinCE嵌入式实时操作系统
8.3.1WinCE运行的硬件需求
8.3.2WinCEBSP及开发设计
8.3.3WinCE引导程序的编写
8.3.4WinCEOAL程序的编制
8.4WinCE的设备驱动程序及其设计
8.4.1WinCE设备驱动程序综述
8.4.2WinCE设备驱动程序设计
8.4.3WinCE设备驱动设计举例
8.4.4开发与测试设备驱动程序
8.5WinCEUSB设备驱动程序及设计
8.5.1WinCEUSB软件体系综述
8.5.2编写WinCEUSB驱动程序
8.5.3简单示例：USB鼠标驱动
8.6WinCENDIS网络设备驱动及设计
8.6.1WinCENDIS网络驱动概述
8.6.2WinCE微端口驱动及其实现
8.7WinCE块型设备驱动及文件系统操作
8.7.1WinCE的块型设备驱动综述
8.7.2块型设备系统体系及文件系统
8.7.3实现WinCE块型设备驱动程序
8.8常用的WinCE数据通信及其实现
8.8.1WinCE下的通信模型综述
8.8.2WinCE串行数据通信实现
8.8.3WinCE网络数据通信实现
本章小结
第9章嵌入式Linux基本体系及外设接口的软件架构
9.1Linux嵌入式实时操作系统综述
9.1.1Linux嵌入式操作系统概述
9.1.2嵌入式μCLinux体系综述
9.2μCLinux开发环境的建立及其移植
9.2.1μCLinux开发环境简介
9.2.2建立μCLinux开发环境
9.2.3μCLinux的芯片级移植
9.3μCLinux设备驱动程序及设计综述
9.3.1μCLinux设备驱动程序概述
9.3.2μCLinux内核模块基本框架
9.3.3Makefile文件及其基本框架
9.4μCLinux字符型设备驱动程序设计
9.4.1字符型设备驱动的整体架构设计
9.4.2相关接口操作的函数代码编写
9.4.3底层中断及其处理程序的设计
9.4.4编译指导文件Makefile的编制
9.4.5字符型设备驱动的应用程序调用
9.5μCLinux块型设备驱动与闪存文件操作
9.5.1嵌入式块驱动及文件操作概述
9.5.2μCLinux的块型设备驱动程序设计
9.5.3闪存Flash驱动及文件系统操作
9.6μCLinux的网络设备驱动及网络通信
9.6.1μCLinux网络设备驱动程序设计
9.6.2基于μCLinux的Socket网络通信
本章小结
第10章嵌入式VxWorks基本体系及外设接口的软件架构
10.1嵌入式VxWorks软件体系架构基础
10.1.1VxWorks体系结构及设备驱动
10.1.2VxWorks的BSP及其开发设计
10.1.3Tornado开发工具及其IDE简介
10.2VxWorks内核移植及BSP软件编写
10.2.1VxWorks操作系统的移植过程
10.2.2S3C4510BVxWorksBSP开发
10.2.3LPC2104VxWorksBSP设计
10.3VxWorks下字符型设备驱动软件设计
10.3.1字符型设备驱动及其设计简述
10.3.2字符型设备驱动程序软件框架
10.3.3字符型设备驱动设计应用举例
10.4VxWorks下块型设备驱动及文件系统架构
10.4.1块型设备驱动与文件系统操作概述
10.4.2闪存介质CF卡及TFFS操作
10.4.3TFFS构建与大容量闪存操作
10.5VxWorks下的异步串口驱动程序设计
10.5.1VxWorks异步串口驱动概述
10.5.2串口驱动程序设计流程分析
10.5.3示例：编写S3C2410串口驱动
10.6VxWorks下的网络设备驱动及其实现
10.6.1VxWorks网络设备驱动综述
10.6.2END设备驱动程序及其编写
10.6.3示例：RT8139C网络接口驱动
本章小结
第11章硬件外设/接口及其片上系统的可编程软件实现
11.1外设/接口及其片上系统软件实现综述
11.1.1软件实现外设/接口及其片上系统
11.1.2硬件设施软件实现应用技术简介
11.2可编程实现常见外设/接口及简易系统
11.2.1嵌入式应用体系的外存模块设计
11.2.2总线接口的时序逻辑变换实现
11.2.3常见外设/接口的PLD简易实现
11.2.4专用外设/接口的PLD简易实现
11.2.5简单测量/控制体系的可编程实现
11.3外设/接口的片上可编程软件配置实现
11.3.1PSD外设/接口的灵活软件实现
11.3.2μPSD及其片内外设/接口的应用
11.3.3PSoC及其片内外设/接口的应用
11.4模拟硬件外设/接口的可编程软件设计
11.4.1ispPAC系列器件及应用设计简介
11.4.2用ispPAC器件设计模拟外设/接口548
11.5特定DSP算法的FPGA可编程设计
11.5.1DSPBuilder及其DSP设计简介
11.5.2SystemGenerater及DSP实现综述
11.5.3典型DSP算法的FPGA实现举例
11.6嵌入式体系的FPGASoPC实现技术
11.6.1常用FPGASoPC实现技术综述
11.6.2FPGASoPC技术应用设计实践
本章小结
第12章基于底层硬件的软件设计实践
12.1在项目设计中规划基于底层硬件的软件架构
12.1.1基于底层硬件体系软件架构的总体考虑
12.1.2嵌入式应用体系软件架构的规划设计
12.1.3通用计算机通信相关的设备驱动设计
12.1.4特定应用系统的数据通信规约及其制订
12.2铁路道岔运行状况监控系统的软件体系架构
12.2.1项目构成及软件架构的主要环节综述
12.2.2关键性子系统的软件体系架构及实现
12.3交流电机伺服驱动监控系统的软件体系架构599
12.3.1项目系统组成及其需要架构的软件体系
12.3.2上/下位软件体系之间的通信及其规约
12.3.3交流电机伺服控制器系统的软件架构
12.3.4上位机数据传输通信软件体系的构造
12.4μLinux下的ARM与DSPs的数据通信实现
12.4.1项目体系的构造及关键硬件电路组成
12.4.2ARMLinux下的HPI接口驱动设计
12.5嵌入式RTOS下跨平台通信体系的软件架构
12.5.1ERTOS体系跨平台通信的整体设计
12.5.2ERTOS跨平台通信的部分代码示例
12.6基于FPGASoPC的MP3播放器及软件架构
12.6.1系统的总体框架设计及其功能描述
12.6.2FPGASoPC的软硬件协同设计实现
12.7基于底层硬件的软件设计参考书籍推荐
本章小结
参考文献
……

㈨ 有哪些,"可编程模拟器件"

ispPAC10，ispPAC20，ispPAC30，ispPAC80都是，但是应用的不太广，现在少有了。网上能买到。

㈩ 有源滤波与无源滤波有什么区别

有源电力滤波器（APF）是一种用于动态抑制谐波、补偿无功的新型电力电子装置，它能够对大小和频率都变化的谐波以及变化的无功进行补偿。
之所以称为有源，顾名思义该装置需要提供电源(用以补偿主电路的谐波)，其应用可克服LC滤波器等传统的谐波抑制和无功补偿方法的缺点(传统的只能固定补偿)，实现了动态跟踪补偿，而且可以既补谐波又补无功;三相电路瞬时无功功率理论是APF发展的主要基础理论;APF有并联型和串联型两种，前者用的多;并联有源滤波器主要是治理电流谐波，串联有源滤波器主要是治理电压谐波等引起的问题。有源滤波器同无源滤波器比较，治理效果好，主要可以同时滤除多次及高次谐波，不会引起谐振，但是价位相对高!
工作原理
有源滤波器是用电流互感器采集直流线路上的电流，经采样，将所得的电流信号进行谐波分离算法的处理，得到谐波参考信号，作为的调制信号，与三角波相比，从而得到开关信号，用此开关信号去控制单相桥，根据技术的原理，将上下桥臂的开关信号反接，就可得到与线上谐波信号大小相等、方向相反的谐波电流，将线上的谐波电流抵消掉。这是前馈控制部分。再将有源滤波器接入点后的线上电流的谐波分量反馈回来，作为调节器的输入，调整前馈控制的误差.
无源滤波器，又称LC滤波器，是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波(3、5、7)构成低阻抗旁路;单调谐滤波器、双调谐滤波器、高通滤波器都属于无源滤波器。
区别
无源滤波器和有源滤波器，存在以下的区别:
工作原理
无源滤波器由LC等被动元件组成，将其设计为某频率下极低阻抗，对相应频率谐波电流进行分流，其行为模式为提供被动式谐波电流旁路通道;而有源滤波器由电力电子元件和DSP等构成的电能变换设备，检测负载谐波电流并主动提供对应的补偿电流，补偿后的源电流几乎为纯正弦波，其行为模式为主动式电流源输出。
谐波处理
无源滤波器只能滤除某频率范围内的谐波;但完全可以解决系统中的谐波问题，解决企业用电过程中的实际问题，且可以达到国家电力部门的标准;有源滤波器可动态滤除特定次数的谐波。
阻抗影响
无源滤波器受系统阻抗影响严重，存在谐波放大和共振的危险;而有源滤波不受影响。
频率影响
无源滤波器谐振点偏移，效果降低;有源滤波器不受影响。
负载影响
无源滤波器可能因为超载而损坏;有源滤波器无损坏之危险，谐波量大于补偿能力时，仅发生补偿效果不足而已。
负载变化对谐波补偿效果的影响。
无源滤波器补偿效果随着负载的变化而变化;有源滤波器不受负载变化影响。
设备造价
无源滤波器较低;有源滤波器太高。
应用对比
1.有源滤波容量单套不超过100KVA，无源滤波则无此限制。
2.有源滤波在提供滤波时，不能或很少提供无功功率补偿，因为要占容量;而无源滤波则同时提供无功功率补偿。
3.有源滤波目前最高适用电网电压不超过450V，而低压无源滤波最高适用电网电压可达3000V。
4.无源滤波由于其价格优势、且不受硬件限制，广泛用于电力、油田、钢铁、冶金、煤矿、石化、造船、汽车、电铁、新能源等行业;有源滤波器因无法解决的硬件问题，在大容量场合无法使用，适用于电信、医院等用电功率较小且谐波频率较高的单位，优于无源滤波。