原理圖編譯顯示gnd錯誤

① Altium designer 中編譯原理圖時VCC和GND報錯，提示has only one pin,還有不能用匯流排嗎

你可以放置兩個排針，如：一個連接VCC一個連接GND。編譯就通過了。

② DXP原理圖編譯 Global Power-Object GND at 240,500has been reced to local level by presence of port

global power-object scope changes =>全局power-object范圍更改，這個預設下屬於告警類型，如果不想要提示告警，可以在菜單欄：工程->工程選項->Error Reporting->Violations Associated with Nets -> Global Power-Object scope changes (此項後面把警告點擊選擇為不報告，保存退出即可)

③ altium designer 提示錯誤 in GND in Net GND missing in Net GND 怎麼回事啊怎麼改啊

重新編輯器件引腳編號，注意引腳的Designator從1開始，改完保存更新到原理圖，再導入pcb即可
看你圖中應該是器件s2-s7的引腳編號需要重新編輯

④ 原理圖編譯出錯！

這是因為你的GND，可能和其他網路直接連在一起了
你看一下你的原圖裡面，仔細的找一下；
其實黃色的警告，在生成PCB是可以不用管也沒有關系

⑤ 用altium desinger 6.9繪制原理圖編譯後出現警告adding items to net hidden GND，請把步驟詳細一點謝謝

就是說你畫原理圖封裝的時候把接地的引腳隱藏了，解決方法如下：

1、找到那個隱藏引腳的元器件；

把原理圖分塊編譯，不斷縮小范圍，最終可找到是哪個元器件出現的問題；

2、找到隱藏的引腳；

打開該元器件所在的 SCH Library，

⑥ 用Altium繪制完成原理圖後編譯中警告adding items to net GND，請問大蝦們這是哪兒的問題所導致的

從你的描述中。是你設置了隱藏電源網路名稱的命令造成的。只要你取消對電源網路名稱的隱藏。就不會在完成原理圖後編譯中出現警告adding items to net GND和adding items to net VCC的提示。

⑦ DXP，原理圖生成PCB,生效更改沒問題，執行更改，GND報錯。怎麼破

你這個是沒有找到元件引腳而造成的。一個項目裡面可以導N次都不會錯，要是這樣子我做設計都會死人的，
這個問題一般就是去找元件的電氣引腳與封裝引腳是否一致。也就比如你原理第一個接地，那麼實物的第一腳也應該接地，不要把位置搞反了什麼的，
你這里所表示的是因為封裝找不到引腳而引起的。仔細查一下，再一個就是在原理圖上重新點一下排列，把元件排列到網格上去。應該就可以解決了

⑧ Ad17在原理圖生成pcb過程中gnd網路丟失

GND會丟失，估計是GND和別的網路連接在一起了，比如GND連接到MD，這兩個net短路了，那麼原理圖里有GND和MD，而PCB里只有MD的。檢查方法是，看某個晶元的哪個腳是GND，然後去PCB里看看這個腳，變成什麼了，然後查找，是哪裡出現了這個NET和GND連接到一起了。

⑨ altium designer 10出現「floating power object gnd」錯誤

僅僅是「看似連接」，有時格點設置得太大會造成錯位現象而連接不上，肉眼無法區別，你可以試著把GND與電阻之間分開一定距離，連一段線，再檢查，應該沒錯誤了。或者將格點切換成1，然後直接掛在電阻上。
還有，你這個電阻估計是自己畫的吧，最有可能的情況是，畫那個鋸齒形的Body時，然後沒有把格點切換過來，在格點過小的情況下，直接放置引腳。
當你回到原理圖頁面時，如果格點設置過大，那麼就會出現這樣的現象，這叫格點不匹配。

⑩ 原理圖設計編譯時，顯示警告GND containds IO Pin and Power Pin objects是怎麼回事怎麼修改

你是不是把power pin 和 GND 短接了